testbench文件构架
DUT（design under test） 激励信号--输入->待测模块--输出—>波形数据输出->波形的验证->验证结果 预期输出时序波形 2.Testench代码设...
发表于 3/21/2016 5:51:29 PM
阅读（1973）
parameter与localparam的区别
Verilog代码可移植性设计1.参数定义localparam，实例代码如下：module tm1( clk,rst_n, pout );input clk;input rs...
发表于 3/17/2016 3:42:20 PM
阅读（2260）
上拉电阻与下拉电阻
上拉电阻就是把不确定的信号通过一个电阻钳位在高电平，此电阻还起到限流的作用。同理，下拉电阻是把不确定的信号钳位在低电平。上拉电阻是指器件的输入电流，而下拉指的是输出电流。那么在什么时候使用上、下拉电阻呢？ 1、当TTL电路驱动CMO...
发表于 3/16/2016 3:45:17 PM
阅读（8449）
同步串行通信与异步串行通信
在计算机系统中，CPU和外部通信有两种通信方式：并行通信和串行通信。而按照串行数据的时钟控制方式，串行通信又可分为同步通信和异步通信两种方式。 1、异步串行方式的特点 所谓异步通信，是指数据传送以字符为单位，字符与字符间的...
发表于 3/16/2016 2:56:36 PM
阅读（4249）
异步复位同步释放
异步复位、同步释放 FPGA设计中常见的复位方式即同步复位和异步复位。在深入探讨亚稳态这个概念之前，并没有对所谓的同步复位和异步复位有太多的注意，而在实践中充分感受了亚稳态的危害之后，以前的代码里大多使用的是异步复位。 同...
发表于 3/15/2016 4:18:03 PM
阅读（2244）
亚稳态问题极其解决办法
1.1 亚稳态发生原因 在FPGA系统中，如果数据传输中不满足触发器的Tsu和Th不满足，或者复位过程中复位信号的释放相对于有效时钟沿的恢复时间（recovery time）不满足，就可能产生亚稳态，此时触发器输出...
发表于 3/10/2016 4:11:39 PM
阅读（3381）
