关于verify failed的总结
1.SDRAM的时序不对，有时候不正确的pllclockphaseshiftforsdram_clk_out就会导致SDRAM不能正常工作（我的就是这个问题，希望大家注意，困扰我好几天。。。。。）2.SDRAM的连线不对,物理板子的连线问题3.在调试的时候,程序下载的空间不是非易丢失存储器（non-volatilemem
发表于 5/4/2012 10:30:05 AM
阅读（3453）
有关Nios II IDE值得注意的几个问题
由于最近软件用了9.1版本的，所以不太适应，就一直试呀试呀，整得挺郁闷的，但同时也发现几个问题，与大家共同分享下。1.高版本使用低版本的nios时候，得注意cleanproject。2.nios的存储器的设置3.每次打开NIOS后insert一个
发表于 4/20/2012 4:05:40 PM
阅读（21769）
NIOS2 DMA 传输模式
NiosII中的DMA传输有以下三种形式：1、存储器到存储器这种情况下需要同时打开发送通道和接收通道，而且源地址和目标地址都是自增的。tx=alt_dma_txchan_open("/dev/dma_0");//打开发送通道dma_res=alt_dma_txchan_send(tx,tx_buf,32,NULL,NULL);//tx_buf是源
发表于 4/15/2012 9:29:28 AM
阅读（3563）
受教黑金文档，再度优化兼容irq uart代码
转载：http://blog.chinaaet.com/detail/18528.html主要修改了函数类型，兼容了普通和增强型中断主要函数如下：（1）uart_regs.h（2）mcu_uart.h（3）mcu_uart.c（4）sys_main.c//--------------------------------------------------------------------------/**
发表于 4/15/2012 9:21:12 AM
阅读（8997）
volatile 指针指来指去干嘛呀－＞nios2 PIO中断ISR
转载：http://blog.chinaaet.com/detail/18478.htmlvolatileintkey_edge;void*key_edge_ptr=(void*)&key_edge;volatileint*key_edge_ptr=(volatileint*)key_isr_context;（1）volatileintkey_edge;a)定义整型参数key_edge。b)Volatile是type-modi
发表于 4/14/2012 3:33:16 PM
阅读（2613）
NIOS II 软核性能标准
转载：http://blog.chinaaet.com/detail/14283.html一些表格表1NiosII处理器系统的最大时钟频率(tMAX)(MHz)表2NiosII处理器系统的MIPS（每秒钟一百万个指令）表3在不同设备家族上的NiosII处理器系统的MIPS/MHz比表4NiosII处理器核和外设的逻辑元件使用率——S
发表于 4/14/2012 2:56:28 PM
阅读（2947）
NIOS II/f Data Cache and Tightly-Coupled Memory
转载：http://blog.chinaaet.com/detail/14249.html这个问题困扰了我n久n久了（2天）...IOWR写数据总结出郁闷的问题http://blog.chinaaet.com/detail/14241.html上篇博文中我提出了问题，对于#defineLED_DATA*(volatileunsig
发表于 4/14/2012 2:50:38 PM
阅读（3269）
NIOS II 处理器性能测试
转载：http://blog.chinaaet.com/detail/14207.html本文对NiosII处理器的经济型NiosII/e和快速型NiosII/f在不同的优化方式下测试其性能，测试了以下代码的运行时间。1、Printf//文件打印2、usleep(1000)//睡眠时间3、IOWR_ALTERA_AVALON_PIO_DATA//端口读写测试代码如下
发表于 4/14/2012 2:20:54 PM
阅读（3058）
FPGA Verilog 硬件描述 + NIOS II 软核设计 EPCS FLASH 容量解读 （实现最大的利用价值）
FPGAVerilog硬件描述+NIOSII软核设计EPCSFLASH容量解读（实现最大的利用价值）一些基本外设（NIOS/F,SDRAM,LED,KEY,EPCS,JTAG_UART等）（SOPCIP设计）QuartusIIVerilogTOPFile综合后QuartusII报表可见，差不多用了1/2的FPGA，相当于120KB的二进制文件NIOSII中Wate
发表于 4/14/2012 2:11:00 PM
阅读（2776）
