组合逻辑和时序逻辑分开写
由于前阵子去忙别的事了，所以OV7670摄像头的研究就进行到一半就终止了，这几天恰好有时间就接着研究研究。研究中发现一个很奇特的现象组合逻辑和时序逻辑分开写，组合变化迅速，但是最终不影响时序逻辑的结果。如下图明显组合逻辑OV7670_DATA_REG_N只要always@(*)内输
发表于 9/1/2012 5:21:33 PM
阅读（4086）
verilog 可综合语句 总结
（1）所有综合工具都支持的结构：always，assign，begin，end，case，wire，tri，aupply0，supply1，reg，integer，default，for，function，and，nand，or，nor，xor，xnor，buf，not，bufif0，bufif1，notif0，notif1，if，inout，input，instantitation，module，neg
发表于 6/7/2012 3:41:51 PM
阅读（2607）
阻塞与非阻塞的区别
做了一个PWM的简单模块，无意中让我发现了阻塞与非阻塞的他们的区别真的很大，一不小心真的会让人找不到错误在哪里。。。。。下面我贴出我的分析：非阻塞：always@(posedgeCLOCK)if(!REST_N)beginF<=0;j<=
发表于 6/4/2012 4:19:40 PM
阅读（3250）
