FPGA Verilog 硬件描述 + NIOS II 软核设计 EPCS FLASH 容量解读 （实现最大的利用价值）
FPGAVerilog硬件描述+NIOSII软核设计EPCSFLASH容量解读（实现最大的利用价值）一些基本外设（NIOS/F,SDRAM,LED,KEY,EPCS,JTAG_UART等）（SOPCIP设计）QuartusIIVerilogTOPFile综合后QuartusII报表可见，差不多用了1/2的FPGA，相当于120KB的二进制文件NIOSII中Wate
发表于 4/14/2012 2:11:00 PM
阅读（2777）
