FPGA/CPLD状态机稳定性研究
转载：http://blog.chinaaet.com/detail/10816.html摘要在FPGA/CPLD设计中频繁使用的状态机,常出现一些稳定性问题,本文提出了一些解决方法,实验表明该方法有效地提高了综合效率.随着大规模和超大规模FPGA/CPLD器件的诞生和发展,以HDL(硬件描述语言)为工具、FPGA/C
发表于 4/14/2012 12:29:27 PM
阅读（3121）
