调用ModelSim-Altera 功能仿真对代码进行RTL功能仿真
1.建立测试脚本2.打开工程所文件夹下的simulation文件/.vt文件3.编辑脚本4.在setting窗口中做一些设置5.Testbenchname是.vt文件的文件名；6.Toplevelmoduleintestbench是脚本文件中的：7.Designinstancenameintestbench是脚本文件中的：8.添加脚本文
发表于 8/30/2012 8:53:27 PM
阅读（1970）
FPGA 不仅仅是HDL
一年前学校的开设的EDA课程让我对可编程逻辑有了初步的了解，当时学的是VHDL语言，那个时候觉得这东西和单片机差不多，只要C语言学得好，掌握几个寄存器，那就能学好了。后来了解到VerilogHDL用的比较广泛
发表于 8/30/2012 9:34:44 AM
阅读（1206）
有关数值与码制的一些认识
对于二进制、十进制、十六进制以前接触了不少，可是经常不用连他们之间的转换都忘了，不过这些现学现用来得及，但是对于有符号数、无符号数，他们的大小，符号位的涵义，以及有符号数之间的运算一直很模糊：1）一个字节8位二
发表于 8/27/2012 5:01:01 PM
阅读（1774）
