【再说FPGA】基于In-System Sources and Probes Editor的AD采集
基于In-SystemSourcesandProbesEditor的AD采集1概述该实例用FPGA的内部逻辑设计一个实时AD采样控制功能，该模块一方面不断的通过SPI接口采集AD芯片TLC549的模拟电压值，另一方面我们例化一个In-SystemSourcesand
发表于 2/11/2013 2:21:43 PM
阅读（3854）
最理想的MCU+FPGA架构
最理想的MCU+FPGA架构软核虽然很灵活，也很便利，但是毕竟在FPGA中有很多受限之处。性价比低是其一，性能上也不敢与同等水平的处理器相媲美。因此，各大FPGA制造商在继续降低晶圆工艺的同时，纷纷找来合作伙伴力求在嵌
发表于 7/5/2011 9:34:26 PM
阅读（30406）
硬件加速：用起来很美
其实在硬件加速方面，特权同学早想写一篇博文，只是苦于没有合适的对比题材。赶上最近的一个系统平台，整个SOPC，完全自己DIY外设系统，所以很大程度上会去考量外设到底是作为硬件外设、还是软件模拟外设，抑或是软硬兼施。在《图片显示速度测试报告》的博文中展现了相
发表于 8/26/2010 9:35:33 AM
阅读（2583）
图说SDR/DDR/DDR2 SDRAM的异同
SDRAM在嵌入式乃至整个PC行业的地位毋庸置疑，虽然它比SRAM操作复杂，从某种程度上说又有着随机地址存取时性能下降的缺陷（甚至于DDR/DDR2又有着不支持单一地址访问的限制，分别至少2/4个地址同时访问）。但是，速度是王道，容量也是它的优势，这些特点是其它任何易失存
发表于 8/7/2010 2:44:02 PM
阅读（3706）
衔接软硬的HAL
发表于 8/4/2010 5:28:21 PM
阅读（4302）
SDRAM时钟相移估算
《QuartusIIHandbookVersion9.0Volume5:EmbeddedPeripherals》中SectionI的1.SDRAMControllerCore部分提出了如何估计SDRAM数据有效信号窗口，并且给出了SDRAM时钟相对于FPGA时钟相移估计公式。下面先就事论事，对官方
发表于 7/19/2010 2:28:22 PM
阅读（3280）
集成NIOS2自定义组件
在接触SOPC之前，天真的以为这玩意对于用户而言没啥技术含量，只不过是设定恩多GUI而已，多看看datasheet研究研究各个选项就完事。仔细深入后，发现不是这么回事，也没这么简单。刚开始接触SOPC时，Avalon-MM、Avalon-
发表于 7/13/2010 2:33:34 PM
阅读（2484）
SOPC的CPU与CFI控制器互联
发表于 7/12/2010 5:17:06 PM
阅读（2513）
