特权同学

《爱上FPGA开发》封面新鲜出炉

特权和你一起学NIOS2 第五章 实战演练之时序收敛 part12完

特权和你一起学NIOS2 第五章 实战演练之时序收敛 part11

特权和你一起学NIOS2 第五章 实战演练之时序收敛 part10

特权和你一起学NIOS2 第五章 实战演练之时序收敛 part9

特权和你一起学NIOS2 第五章 实战演练之时序收敛 part8

SDRAM时钟频率与相移更改由于我们第二个系统工程一开始的时候只是用了50MHz的工作频率(我们所使用的SDRSDRAM标称最大数据吞吐量高达133MHz),没有能够充分发挥SDRAM的性能。因此,这里我们要尝试把FPGA频率提高到100MHz以验证我们前面的分析和约束是否可以让系统稳定

特权和你一起学NIOS2 第五章 实战演练之时序收敛 part7

特权和你一起学NIOS2 第五章 实战演练之时序收敛 part6

IO接口约束之outputdelay约束学习完相关的理论知识,下面就要结合工程进行计算。我们所使用的SDRSDRAM是三星的K4S641632,它在芯片上的引脚分布如图5.22所示。图5.22这些引脚大致分为四个部分,即时钟信号(CLK)、地址总线(A0-A11/BA0-1)、数据总线(DQ0-DQ15)、控

特权和你一起学NIOS2 第五章 实战演练之时序收敛 part5

IO接口约束之理论推导这一步要对SDRAM与FPGA连接的IO口进行约束,这些IO口包括了控制信号、地址信号、数据信号。除了数据信号是双向总线,其它均为输出信号。无论如何,我们要做的约束主要就是两个类型,即输入约束和输出约束。在进行这一步之前,我们要再做一些理论储

特权和你一起学NIOS2 第五章 实战演练之时序收敛 part4

IO接口约束之virtualclock生成与约束我们先要区分一下IO接口的约束类型。如果从信号传输方向来看,IO接口无非有三种,即所谓的input/output/inout三种。在可以明确定义virtualclock(虚拟时钟)的情况下,约束这三类端口只有两种方式,即set_input_delay/set_output_del

特权和你一起学NIOS2 第五章 实战演练之时序收敛 part3

二部曲——时序约束其实具体进行时序约束的数值通常应该算在时序分析这一步中,之所以特权同学要放到这一步骤来谈,是因为不同的时序约束工具尤其对于IO口的约束方式稍微有些区别,甚至相同的工具也可以有不同的约束方法。因此,约束值的计算也通常视特定约束

特权和你一起学NIOS2 第五章 实战演练之时序收敛 part2

一部曲——时序分析系统整合完毕,所有的设计输入、初步的功能仿真等工作就绪后,设计者应该对整个系统所涉及到的各种时序模型做到心中有数。如图5.3所示,当我们回顾第二个系统的整个架构时,在时序设计的初期,我们首先应该考虑的是这个系统要达到怎样的速

特权和你一起学NIOS2 第五章 实战演练之时序收敛 part1

特权和你一起学NIOS2 第四章 实战演练之存储控制器

第四章实战演练之存储控制器在上一章中,第一个工程实例里并未创建一个完整的最终可供下载运行的嵌入式系统。缺什么?存储器。不是已经有一个on-chipmemory了么?没有错,在on-chipmemory上的系统也的的确确跑起来了。但是你有没有注意,那不过只是一个RAM而已哦,RAM的

特权和你一起学NIOS2 第二章

第二章开发流程上一章聊完了SOPC,侃完了NIOS2,可能读者就要问了,又是SOPC又是NIOS2的,说白了不就是一个硬件一个软件吗。是不是该给大家讲讲这个软硬一体的家伙到底如何开发,从哪里下手?问得专业一点,就是这个系统的开发流程是怎样的。不用急,下面咱就要说这个。