静态时序分析的基本流程（Lattice Diamond篇）
如题，这篇博文来简单地聊一聊使用Lattice的IDE Diamond进行静态时序分析的一般步骤。
发表于 9/2/2017 10:16:51 AM
阅读（8733）
静态时序分析之——如何编写有效地时序约束（四）
这篇文章主要介绍三个内容，分别是：
|-7、Timing Exception 1 — MULTICYCLE
|-8、Clock over-constrained
|-9、Timing Exception 2 — False Paths
发表于 8/31/2017 2:30:52 PM
阅读（3696）
静态时序分析之——如何编写有效地时序约束（三）
例子依然是（一）中给出的例子，这篇博文主要聊的是
|-4、INPUT_SETUP
|-5、CLOCK_TO_OUT
|-6、CLKSKEWDIFF
这三个方面。
发表于 8/31/2017 1:12:46 PM
阅读（4138）
静态时序分析之——如何编写有效地时序约束（二）
如题，这篇仍然使用的是上一篇所介绍的那个例子，主要分析的是两种案例：
Insufficient FREQUENCY preference & Sufficient FREQUENCY preference，即不充分的频率约束和充分的频率约束。
发表于 8/31/2017 10:52:49 AM
阅读（3600）
静态时序分析之——如何编写有效地时序约束（一）
前面的几篇讲了静态时序分析一些基本概念等内容，接下来将以一个实际的例子来简单地介绍一下使用Lattice Diamond IDE进行静态时序分析的几种基本案例。此部分博文主要翻译自Lattice的一篇叫做Timing Closure的文章（在Diamond的Start Page的页面中就可以找到），有兴趣的可以自己去下载阅读。
发表于 8/31/2017 9:26:04 AM
阅读（7087）
Under-Constraining与Over-Constraining
如题，这篇博文主要讨论的内容为Under-Constraining与Over-Constraining，即欠约束和过约束。
发表于 8/31/2017 7:56:24 AM
阅读（3439）
综合过程中的时序约束技巧（Synplify Pro篇）
如题所示，这篇博文主要介绍一下综合过程中的一些时序约束技巧，具体的综合工具为Synplify Pro（LSE可能会在后面的博文介绍，可能……）。总的来说，Synplify Pro是一款功能非常强大的第三方综合工具，也是业界公认综合效率最高，最好用的综合工具，几乎所有的FPGA厂商都支持Synplify Pro。Lattice在其IDE Diamond中集成了Synplify Pro（For Lat
发表于 8/30/2017 4:52:11 PM
阅读（9125）
静态时序分析之——如何计算时序参数
这一篇文章将通过一个简单的例子来介绍一下如何计算时序参数（Timing Requirements）。
在介绍例子之前，先讲一些基本的东西：一般情况下，在FPGA的设计过程中有三种类型的速度要求。分别是运行速度要求（Timing requirement）、数据传输速率要求（Throughput）以及数据潜伏期（Latency，很多人把他简单的翻译为延时，其实是不恰当的，因为Latency是和Del
发表于 8/30/2017 2:51:26 PM
阅读（4985）
静态时序分析的基本概念和目的
多初学者学习FPGA基本上都是沿用单片机或者ARM的C语言开发思想，编写好HDL程序，直接综合、MAP、PAR然后产生下载文件，直接下载到开发板上调试。有些人可能会进行一些功能仿真或者使用嵌入式逻辑分析仪来简单的分析一下时序。当设计规模较小，系统运行频率较低的时候，这样的开发过程可能不会带来什么问题，但是当设计规模稍微大一点，频率稍微高一点呢？可能就会出现各种意想不到的问题……
发表于 8/30/2017 10:08:08 AM
阅读（15802）
