最新博文

0
推荐 39766
阅读

ARM启动代码详解

先说一下启动代码的位置，启动代码是在板子加电后首先执行的。所以非要用汇编来写才行。要完成处理器模式的初始化、设置中断向量表、设置各个模式下的堆栈、初始某些变量从而把系统带到一个合适的运行环境中开始用户程序的运行。;-------------------------------------
追风者
发表于 2/25/2012 8:17:14 AM
0
推荐 2206
阅读

ARM启动代码分析

ARM启动代码分析ARM启动代码分析－philips的LPC2xxx系列/***********************************************************************************************File:&
追风者
发表于 2/25/2012 8:16:41 AM
0
推荐 3205
阅读

ARM2200下的中断编程

最近一直在和ARM2200打交道，总结了下在ARMzlg模版中如和编写中断的方法(涉及了向量中断，非向量中断和外部中断的编写方法）本人初学，以下为本人观点，若有错误，请与我联系交流一．前言中断的基本概念：1.&nbs
追风者
发表于 2/25/2012 8:15:54 AM
0
推荐 3533
阅读

lpc2103中断

以前搞过avr的小车，但是没用到中断，最近虚席arm单片机，也想接触一下中断，看了遍视频教程，感觉arm的中断太难了，完全看不明白，现在不打算全都弄明白，就只会用一种模式的中断就行，会用就行，初始化什么的复制粘贴就行，的复制粘贴就行，会用就行，求一段最简单的
追风者
发表于 2/25/2012 8:15:12 AM
0
推荐 3051
阅读

ARM处理器启动代码的分析与设计

ARM体系结构目前，ARM系列的通用32位RISC微处理器有ARM７、ARM９、ARM９Ｅ、ARM１０等多个产品，这些处理器可以工作于7种模式下。除User模式以外的其它模式都叫做特权模式，除User和System以外的其它5种模式叫做异常模式。大部分应用程序都在User模式下运行，当处理器处
追风者
发表于 2/25/2012 8:14:45 AM
0
推荐 2230
阅读

关于verilog综合-个人小结

一：基本Verilog中的变量有线网类型和寄存器类型。线网型变量综合成wire，而寄存器可能综合成WIRE，锁存器和触发器。二：verilog语句结构到门级的映射1、连续性赋值：assign连续性赋值语句逻辑结构上就是将等式右边的驱动左边的结点。因些连续性赋值的目标结点总是综合
追风者
发表于 2/25/2012 8:14:06 AM
0
推荐 2385
阅读

怎样成为优秀的电子工程师-【强烈推荐】

如何成为优秀的电子工程师，我想这个问题应该是每个从事这个行业的人都很想知道答案的吧。我用自己20年的经验简单谈谈吧。首先，要不断充实自己，不断更新自己对电子领域的了解，尤其是最新动态。我从事电子行业已经将近20年了。尽管很多时候都很忙，但是每天上午都会花
追风者
发表于 2/25/2012 8:13:22 AM
0
推荐 2592
阅读

FPGA和CPLD基本结构

一、FPGA的基本结构FPGA由6部分组成，分别为可编程输入/输出单元、基本可编程逻辑单元、嵌入式块RAM、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核等。每个单元简介如下：1.可编程输入/输出单元（I/O单元）&
追风者
发表于 2/25/2012 8:12:44 AM
0
推荐 2476
阅读

systemverilog学习的一个好网站

http://www.asic-world.com/systemverilog/index.htmlhttp://www.synopsys.com/SystemVerilog/
追风者
发表于 2/25/2012 8:12:13 AM
0
推荐 2057
阅读

如何成为IC设计高手

如何成为IC设计高手如何成为IC设计高手？如何提高自己的设计能力？自己的感受是，IC设计不同于一般的板级电子设计，由于流片的投资更大，复杂度更高，系统性更强，所以学习起来也有些更有意思的地方。这里就斗胆跳过基本电子知识的方面，单就一些特别的地方来表达一下个
追风者
发表于 2/25/2012 8:11:42 AM
0
推荐 2802
阅读

SystemVerilog面临之挑战和机会

随着设计日益复杂、IC产能扩大、费用和风险升高、停滞(甚至下降)之工程生产力、及缩减之产品问世时间，IC相关产业目前环聚了各种高阶设计、验证、及侦错语言。这些语言建立在过去之经验和教训上，整合了近来之成功经验，并且为创新设计、验证、及侦错展开了大门。
追风者
发表于 2/25/2012 8:11:16 AM
0
推荐 3052
阅读

SystemVerilog已在验证领域立稳脚跟

简单明了的Verilog硬件描述语言是一种纯粹的为IC设计人员开发的语言，它包含用于生成一个综合到门级所需IC网表的所有构件。但是对今天极度复杂的IC设计而言，它已无法满足验证领域的需求。几年前，Accellera的SystemVerilog工作组开始寻求在Verilog基础之上创建一种新的
追风者
发表于 2/25/2012 8:10:13 AM
0
推荐 2037
阅读

FPGA设计的四种常用思想与技巧1

本文讨论的四种常用FPGA/CPLD设计思想与技巧：乒乓操作、串并转换、流水线操作、数据接口同步化，都是FPGA/CPLD逻辑设计的内在规律的体现，合理地采用这些设计思想能在FPGA/CPLD设计工作种取得事半功倍的效果。FPGA/CPLD的设计思想与技巧是一个非常大的话题，由于篇幅所
追风者
发表于 2/25/2012 8:09:33 AM
0
推荐 2080
阅读

FPGA设计的四种常用思想与技巧2

流水线操作设计思想首先需要声明的是，这里所讲述的流水线是指一种处理流程和顺序操作的设计思想，并非FPGA、ASIC设计中优化时序所用的“Pipelining”。流水线处理是高速设计中的一个常用设计手段。如果某个设计的处理流程分为若干步骤，而且整个
追风者
发表于 2/25/2012 8:09:03 AM
0
推荐 2582
阅读

verilog设计点滴经验，对fpga设计人员很有好处

因为Verilog是一种硬件描述语言，所以在写Verilog语言时，首先要有所要写的module在硬件上如何实现的概念，而不是去想编译器如何去解释这个module.比如在决定是否使用reg定义时，要问问自己物理上是不是真正存在这个register,如果是，它的clock是什么?D端是什么？Q端是
追风者
发表于 2/25/2012 8:08:17 AM

Copyright © 2005-2020 《电子技术应用》版权所有 京ICP备10017138号