最新博文
0
推荐 6205
阅读
推荐 6205
阅读
Quartus的文件后缀说明
.v------------------verilog文件.vhd-----------------vhdl文件.qpf-----------------quartus工程文件.vwf-----------------矢量波形文件.bsf-----------------块符号文件.rpt-----------------报告文件.
0
推荐 2730
阅读
推荐 2730
阅读
如何编写testbench的总结（非常实用的总结）
如何编写testbench的总结（非常实用的总结）1．激励的设置相应于被测试模块的输入激励设置为reg型，输出相应设置为wire类型，双向端口inout在测试中需要进行处理。方法1：为双向端口设置中间变量inout_reg作为该inout的输出寄存，inout口在testbench中要定义为wir
0
推荐 2339
阅读
推荐 2339
阅读
做数字逻辑真正的难点是什么？
开门见山，逻辑设计的难点不在于RTL级代码的设计，而在于系统结构设计和仿真验证方面。目前国内对可综合的设计强调的比较多，而对系统结构设计和仿真验证方面似乎还没有什么资料，这或许也从一个侧面反映了国内目前的设计水平还比较低下吧。以前总是
0
推荐 2087
阅读
推荐 2087
阅读
怎样才能学好Verilog HDL？
作过的朋友肯定知道，公司里是很强调规范的，特别是对于大的设计（无论软件还是硬件），不按照规范走几乎是不可实现的。逻辑设计也是这样：如果不按规范做的话，过一个月后调试时发现有错，回头再看自己写的代码，估计很多信号功能都忘了，更不要说检错了；如果一个项目
0
推荐 2005
阅读
推荐 2005
阅读
时序是设计出来的！！（转）
我的boss有在华为及峻龙工作的背景，自然就给我们讲了一些华为及altera做逻辑的一些东西，而我们的项目规范，也基本上是按华为的那一套去做。在工作这几个月中，给我感触最深的是华为的那句话：时序是设计出来的，不是仿出来的，更不是湊出来的。在我
0
推荐 2462
阅读
推荐 2462
阅读
Verilog HDL代码描述对状态机综合的研究
1引言VerilogHDL作为当今国际主流的HDL语言,在芯片的前端设计中有着广泛的应用。它的语法丰富,成功地应用于设计的各个阶段：建模、仿真、验证和综合等。可综合是指综合工具能将VerilogHDL代码转换成标准的门级结构网表,因此代码的描述必须符合一定的
0
推荐 2636
阅读
推荐 2636
阅读
verilog 设计经验
一、组合逻辑1、敏感变量的描述完备性Verilog中，用always块设计组合逻辑电路时，在赋值表达式右端参与赋值的所有信号都必须在always@(敏感电平列表)中列出,always中if语句的判断表达式必须在敏感电平列表中列出。如果在赋值表达式右端引用了敏感电平
0
推荐 3246
阅读
推荐 3246
阅读
Verilog学习笔记
般认为VerilogHDL在系统级抽象方面比VHDL略差一些，而在门级开关电路描述方面比VHDL要强的多写了第一个verilog程序，是一个加法器内容如下moduleadder(count,sum,a,b,cin);input[2:0]a,b;inputcin;outputcount;output[2:0]sum;assign{count,sum}=a+b+cin;endmodule开始
0
推荐 2723
阅读
推荐 2723
阅读
初学者如何学习FPGA
产品，还是通信行业、工业自动化、汽车电子、医疗器械等领域无处不在。从1985年第一颗FPGA诞生至今，FPGA已经过去了20多个年头，从当初集成几百个门电路到现在的几百万门、几千万门……，从原来的上千元的天价到现在几元的超低价，发生了翻天覆地的变化，所
0
推荐 2631
阅读
推荐 2631
阅读
0
推荐 2693
阅读
推荐 2693
阅读
0
推荐 1932
阅读
推荐 1932
阅读
0
推荐 3537
阅读
推荐 3537
阅读
IC设计中逻辑综合的一般步骤及相关基本概念
综合中的延迟及关键路径图1中给出了常见的两个寄存器R1和R2之间的时序路径。R1和R2分别具有延迟Tck-q和Tsetup，TM和TN分别是M和N逻辑具有的延迟。B对R1来说是输出端口，输出延迟为Tsetup+TN，而对R2是输入端口，输入延迟为Tck-q+TM，于是这条单周期路径的总延迟为Tck-q+
0
推荐 3061
阅读
推荐 3061
阅读
做个精致的电子工程师【转】
今天是我24岁的生日，很想写篇文章纪念一下，稀里糊涂毕业15个月了，马马虎虎工作了，傻了吧叽失恋了，整天陪在电脑旁边，结果发现网络的世界还真是有种不一样的疯狂！一年多内平均每天上网的时间是6个小时，在大量的网络垃圾中掏出了一些精华……除了技术
0
推荐 2853
阅读
推荐 2853
阅读
避免用组合逻辑产生时钟
今天看到一个问题如下：在生成位流文件的时候，显示的警告如下：Clocknetu8/dout_not0001issourcedbyacombinatorialpin.Thisisnotgooddesignpractice.UsetheCEpintocontroltheloadingofdataintotheflip-flop.回复：报告的warning和这个模块看起来没关系，至
