最新博文

0
推荐
2931
阅读

嵌入式入门文章

0
推荐
4062
阅读

[FPGA博客大赛](updated)在xilinx的 FPGA系统中scanf函数的使用

0
推荐
6691
阅读

printf和xil_printf的不同-edk 基础实验lab4,lab5,lab6的一些感想

0
推荐
5229
阅读

Xilinx中ise原语的使用

0
推荐
2683
阅读

李开复谈算法--没有算法的功力你成不了程序高手

0
推荐
10411
阅读

Modelsim SE 进行时序仿真及altera库的添加 【原创】

0
推荐
10807
阅读

SPI 总线

一.SPI总线简介串行外围设备接口SPI(serialperipheralinterface)总线技术是Motorola公司推出的一种同步串行接口。SPI用于CPU与各种外围器件进行全双工、同步串行通讯。它只需四条线就可以完成MCU与各种外围器件的通讯,这四条线是:串行时钟线(CSK
0
推荐
18269
阅读

收到STM32 Standard Kit V2.00版本的板子

今天终于收到STM32StandardKit的板子,总体来说还是不错的。STM32的封装稍微偏小,可能使用的是EDA软件自带的封装吧。没有5V的电源,自己手头上也没有,不过考虑这个板子的功耗应该不是很大,用USB供电应该可以了。X1的封装最好躺
0
推荐
25717
阅读

PQFP焊接的一点教训

这个惨案发生在2010年的第一天,由于特权同学一早准备到朋友家造访,但是心里还是蛮惦记着前一天拿到手的新板子,所以起了个早准备先动手焊接几个主要的芯片。也许由于心急,也许由于太长时间不动烙铁了——
0
推荐
38075
阅读

STM32启动模式

当BOOT0为0(低电平时),默认的启动模式是“用户FLASH存储器”;注:此时BOOT1的电平可以是任意值当BOOT0为1(高电平时),默认的启动模式“内部SRAM”,因为BOOT1的引脚接了上拉电阻而按钮没有按下。当BOOT0为1(高电平时),在上电时按下K
0
推荐
34296
阅读

探秘JTAG

在边界扫描模式下(Boundary-ScanMode),ISE的iMPACT是如何把后缀为.bit的配置信息传输到FPGA器件中呢?先引用两段ISEHelp中相关概念的描述,让大家对bitstream和.bit这两个基本概念理解得更透彻一些。bitstreamAbitstreamisastreamofdatathatcontai
0
推荐
1933
阅读

提高LVDS接口集成度和可靠性

由于系统要求传输距离大于8m,需采用平衡电缆。对于两端LVDS接口,可以采用ASIC和FPGA两种方式实现。由于Xilinx公司生产的Virtex-II系列FPGA直接支持LVDS电平标准,本系统采用XC2V250实现,这不仅省去了专用LVDS电平转换芯片,节省了成本,而且可以将系统中其它控制逻辑
0
推荐
4996
阅读

做产品,要带着敬畏之心

中午吃饭聊天,谈及做产品问题。大家都觉得应该怀着一种敬畏之心去做产品,而不是轻言。做一个产品不容易,一颗螺丝钉,一个生产线员工都会要了这个产品的命,更别提现在的很多物料质量,尤其是国产芯片的质量,实在太难以控制。就算是技术来说,也不能掉以轻心,其实后
0
推荐
1570
阅读

IIC与视频芯片7113(3) (2006-05-19 23:05:17)

IIC总线由两根双向线组成,SDA(数据)和SCL(时钟)。空闲时线上的状态是‘1’,开始传送数据时SCL保持高、SDA下降延,之后每次时钟高电平时接收数据的器件采样,连续在8个时钟高电平采得由高到低的8bit数据,之后向发送数据方发送应答。结束传送SCL保
0
推荐
2026
阅读

DDR时序(1) (2006-05-14 22:28:14)

很长一段时间在FPGA上做DDR的控制器,试着用xilinx的IPCode可是在实现时出了问题.后来决心自己写,又因为频率过高(100M),写出的控制器有毛刺,不稳定.下图是我仿真的结果:dqs是datastrobe当dqs是上升延或下降延时dq_out的输出被DDR接收,dq_t是控制双向口的信号,dq_t