最新博文
0
推荐 5311
阅读
推荐 5311
阅读
巴西难道要被淘汰吗?
我事先看好的队,基本上都要一失败告终,英格兰,意大利。。。都回家了巴西现在2:1落后,而且被罚下一人。。。。还有十几分钟巴西也要回家吗?主啊,我要不要赌阿根廷输球呢。。。。
0
推荐 10777
阅读
推荐 10777
阅读
如何发送QQ表情给离线的好友
如何发生QQ表情给离线的好友1.非QQ会员,隐身时也能让指定好友可见一般情况下,只有QQ会员才可以在隐身时设定指定好友可见,非QQ会员是不是就没有这种待遇呢?使用下面的方法即可轻松实现:右击任务栏中QQ图标,QQ是大家常用的即时通讯软件,下面一些小技巧可以帮助大家
0
推荐 2647
阅读
推荐 2647
阅读
小节—Spartan 3E uclinux-完成
------Before25thJuly--------------最近因为有人询问如何在Spartan3E板子上移植uclinux,想着自己在大三的时候就开始在3E板子上移植uclinux,这次本想一次性通过的,但是结果并不是很理想。出现了一些奇怪的问题。包括flash无法识别,SDRAM内存测试无法通过等。我使用
0
推荐 2815
阅读
推荐 2815
阅读
数据结构第3章习题参考答案(1)
这是第3章的部分答案.所有的基础知识题基本没贴出来,因为相对简单.另外3.24-3.27也比较简单,没有贴出来,3.28以后是关于queue的题目,还没来得及做.//chapt3.cpp:Definestheentrypointfortheconsoleapplication.//#include"stdafx.h"#include"stdio.h"
0
推荐 4135
阅读
推荐 4135
阅读
申请免费Xilinx IP核 之指南
发现邮箱里有很多人问如何申请免费的Xilinx的IP核,其实这个问题不是第一次碰到,之前也有很多在问如何申请呢?特别像高校的老师,都觉得要买一个IP核做研究不是很合算,主要还是很多IP核都超级贵,,这个对于做研究无疑是一个很大的负担,,,其实Xilinx为了满足研究的
0
推荐 3102
阅读
推荐 3102
阅读
“回收利用”数字系统中的时钟偏移
最近看了一下ALTERA的《QuartusIITimeQuestTimingAnalyzerCookbook》和一本由美国人JohnF.Wakerly著写的《DigitalDesignPrinciplesandPractices》,觉得对时钟信号的偏移问题有了些认识。在数字系统中,有多种原因可能导致时钟偏移,例如互连线的长度、温度变化、容性耦
0
推荐 4414
阅读
推荐 4414
阅读
我画FPGA开发板所犯的错误之小结
使用AltiumDesigner6.9有一段时间了,画了一些板子,过程中到处都出现了错误,在这里我结合画一个FPGA开发板所犯的错误小结一下,希望大家不会犯同样的错误了。这里先截下我最初画这个开发板的一张“惨不忍睹”的PCB让大家看看。TopLayer如图:BottomLayer如
0
推荐 3470
阅读
推荐 3470
阅读
0
推荐 3906
阅读
推荐 3906
阅读
奈奎斯特定理和香农定理
奈奎斯特定理(NyquistsTheorem)和香农定理(ShannonsTheorem)是网络传输中的两个基本定理。这两天复习无线网络,想想就从基础开始吧,把复习的东西用文字写下来,总结一下,整理一下思路。要搞清楚这两个定理,我们要先弄
0
推荐 3263
阅读
推荐 3263
阅读
0
推荐 5116
阅读
推荐 5116
阅读
TTL和带缓冲的TTL信号
TTL和带缓冲的TTL信号TTL(逻辑门电路)全称Transistor-TransistorLogic,即BJT-BJT逻辑门电路,是数字电子技术中常用的一种逻辑门电路,应用较早,技术已比较成熟。TTL主要有BJT(BipolarJunctionTransistor即双极结型晶体管,晶体三极管)和电阻构成,具有速度快的特点。
0
推荐 3469
阅读
推荐 3469
阅读
0
推荐 4367
阅读
推荐 4367
阅读
Altera网站资源大搜罗
所有文档资料的索引在此:http://www.altera.com/literature/lit-index.html以下只是特权同学认为是红宝书级别的handbook。基本上,Altera提供的软件使用方法技巧,甚至一些疑惑都能在此找到答案,尤其是QuartusIIHandbook,数千页的E文往往容易让国内的工程师望
0
推荐 31184
阅读
推荐 31184
阅读
ISE开发流程(原创) (2006-04-14 15:24)
ISE是Xilinx提供的用于开发FPGA/CPLD的综合性集成开发平台,它提供了开发所需要的大部分软件。但不支持仿真,需调用另一个软件ModelSim。所以说设计xilinx的FPGA/CPLD至少需要ISE和ModelSim两种软件(如果使用EDK是另外一种开发方式),ModelSim用于辅助仿真和语法差错
0
推荐 22560
阅读
推荐 22560
阅读
YUV4:2:2格式压缩成JPEG(原创)
网上有很多关于YUV4:1:1转成JPEG的文章,可是我找了很久没找到YUV4:2:2转JPEG的方法。我想可能是因为4:2:2格式的可以通过抽点转换成4:1:1格式,而且使用4:1:1压缩成的JPEG文件更小,图像质量也相差不多,所以4:2:2格式的压缩好像有些多余。但当图像质量已经




