最新博文
0
推荐 16728
阅读
推荐 16728
阅读
0
推荐 29719
阅读
推荐 29719
阅读
0
推荐 20828
阅读
推荐 20828
阅读
0
推荐 29928
阅读
推荐 29928
阅读
0
推荐 35463
阅读
推荐 35463
阅读
华禹培训总结技术精华二（看得懂的I/Q信号）
原创，转载请注明当前的数字射频芯片，无一例外的用到了I/Q信号，就算是RFID芯片，内部也用到了I/Q信号，然而绝大部分射频人员，对于IQ的了解除了名字之外，基本上一无所知。网上有大量关于IQ信号的资料，但都是公式一大堆，什么四相图，八相图之类的，最后还是不明白，
0
推荐 35430
阅读
推荐 35430
阅读
华禹培训总结技术精华（手机PIFA天线直观的理论分析）
原创，转载请注明手机天线常用三种：1：螺旋天线，以前常用，突出一个头的外置，现在很少见。2：PIFA天线，最常用的主流天线，NOKIA等常用3：单极性天线，主要在MOTOV3、V6上使用本文主要讲解第二种类型，PIFA天线。PIFA天线，大家首先碰到的第一个问题就是，馈点2与地
0
推荐 2384
阅读
推荐 2384
阅读
航天测控标准上架8槽PXI总线机箱AMC57102系列
·8槽高性能PXI总线机箱·支持3U尺寸PXI及CPCI模块·500W功率，220V交流输入·-10℃至+55℃的工作温度·自动调速冷却系统，最高冷却能力25W/槽·标准19英尺上架配件，提供3U标准盲板·1个系统槽，13个PXI外围卡槽，6个扩展槽
0
推荐 3477
阅读
推荐 3477
阅读
航天测控1553B总线多功能测试分析仪
航天测控AMC91553是一款一体化1553B总线测试分析系统，作为MIL-STD-1553B总线仿真/测试设备，遵循MIL-STD-1553B（GJB289）总线协议，可完成MIL-HDBK-1553（GJB5186）所规定的测试项目，并同时仿真BC、BM和31个RT。该1553B总线测试分析仪，专业化程度高，集成度高，实用
0
推荐 3848
阅读
推荐 3848
阅读
SOPC自定义模块的添加和接口信号的自动识别
在采用SOPCBuilder构建通用系统互连结构的过程中，最重要的一项工作是添加符合Avalon接口规范的自定义模块。模块可以采用HDL文件形式，通过ComponentEditor添加到SOPCBuilder的模块库中，从而在今后的项目中使用和重用。在添加文件后，ComponentEditor会调用QuartusII中
0
推荐 3125
阅读
推荐 3125
阅读
把SOPC Builder用于非Nios系统开发
很久以来就一直想把SOPCBuilder用于通用的系统开发，由于知识、时间、精力的原因一直没能成功。上研究生时曾经设计过一个指令集可配置的8051内核，如果搭配上SOPCBuilder，再利用上ALtera提供的众多SOPC外设，就会成为一个非常灵活的SOPC系统。后来虽经几次努力，把这个
0
推荐 5222
阅读
推荐 5222
阅读
《SystemVerilog验证方法学》中文版首发式
昨天上午去参观了Synopsys春季技术研讨会的开幕式。由于工作原因，听完了开幕式，拿到了讲座文稿就匆匆回到班上了。在开幕式上，有一项特殊的内容：VMMforSystemVerilog中译本的首发式。VMM就是VerificationMethodologyManual。会上见到了夏宇闻老先生和该书中译本的翻
0
推荐 6091
阅读
推荐 6091
阅读
TimeQuest就一定要搞定——取值为负数的建立时间
在前面的一篇文章中，给出了建立时间检查的基本公式：1）寄存器-寄存器（Register-to-Register）路径检查：ClockSetupSlack=DataRequiredTime–DataArrivalTimeDataArrivalTime=LaunchEdge+ClockNetworkDelaySourceRegister+μtco+Register-to-RegisterDelayData
0
推荐 4831
阅读
推荐 4831
阅读
非常有用的Virtual JTAG——比串口还好用
今天加了一会儿班，把节前调通的网络接口芯片操作程序整理了一下。这个Tcl程序用于控制一个VirtualJTAG接口，通过VirtualJTAG给FPGA输入控制信号，通过FPGA内部的逻辑产生网络接口芯片的控制波形，实现对网络接口芯片的读写操作。通过一段时间的调试，当前这个Tcl程序已
0
推荐 7812
阅读
推荐 7812
阅读
TimeQuest就一定要搞定——时序分析基本公式
以下内容译自QuartusIIVersion7.0Handbook，Volume3：Verification的6-28：ClockAnalysis部分。TimeQuest静态时序分析的对象包括：寄存器和寄存器之间的路径、I/O之间、I/O和寄存器之间的路径、异步复位和寄存器之间的路径。TimeQuest根据DataArrivalTime和DataRequired
