;
;

最新博文

0
推荐 4440
阅读

SOPC自定义模块的添加和接口信号的自动识别

在采用SOPCBuilder构建通用系统互连结构的过程中，最重要的一项工作是添加符合Avalon接口规范的自定义模块。模块可以采用HDL文件形式，通过ComponentEditor添加到SOPCBuilder的模块库中，从而在今后的项目中使用和重用。在添加文件后，ComponentEditor会调用QuartusII中
riple
发表于 2010/4/26 下午1:55:57
0
推荐 3701
阅读

把SOPC Builder用于非Nios系统开发

很久以来就一直想把SOPCBuilder用于通用的系统开发，由于知识、时间、精力的原因一直没能成功。上研究生时曾经设计过一个指令集可配置的8051内核，如果搭配上SOPCBuilder，再利用上ALtera提供的众多SOPC外设，就会成为一个非常灵活的SOPC系统。后来虽经几次努力，把这个
riple
发表于 2010/4/26 下午1:54:35
0
推荐 5813
阅读

《SystemVerilog验证方法学》中文版首发式

昨天上午去参观了Synopsys春季技术研讨会的开幕式。由于工作原因，听完了开幕式，拿到了讲座文稿就匆匆回到班上了。在开幕式上，有一项特殊的内容：VMMforSystemVerilog中译本的首发式。VMM就是VerificationMethodologyManual。会上见到了夏宇闻老先生和该书中译本的翻
riple
发表于 2010/4/26 下午1:22:38
0
推荐 6710
阅读

TimeQuest就一定要搞定——取值为负数的建立时间

在前面的一篇文章中，给出了建立时间检查的基本公式：1）寄存器-寄存器（Register-to-Register）路径检查：ClockSetupSlack=DataRequiredTime–DataArrivalTimeDataArrivalTime=LaunchEdge+ClockNetworkDelaySourceRegister+μtco+Register-to-RegisterDelayData
riple
发表于 2010/4/26 上午11:16:51
0
推荐 5436
阅读

非常有用的Virtual JTAG——比串口还好用

今天加了一会儿班，把节前调通的网络接口芯片操作程序整理了一下。这个Tcl程序用于控制一个VirtualJTAG接口，通过VirtualJTAG给FPGA输入控制信号，通过FPGA内部的逻辑产生网络接口芯片的控制波形，实现对网络接口芯片的读写操作。通过一段时间的调试，当前这个Tcl程序已
riple
发表于 2010/4/26 上午10:52:36
0
推荐 8495
阅读

TimeQuest就一定要搞定——时序分析基本公式

以下内容译自QuartusIIVersion7.0Handbook，Volume3：Verification的6-28：ClockAnalysis部分。TimeQuest静态时序分析的对象包括：寄存器和寄存器之间的路径、I/O之间、I/O和寄存器之间的路径、异步复位和寄存器之间的路径。TimeQuest根据DataArrivalTime和DataRequired
riple
发表于 2010/4/26 上午10:38:38
0
推荐 5412
阅读

电力远程抄表解决方案

目录第一章公司简介2第二章方案说明3一、该方案的必要性3二、该方案的优势4第三章产品介绍5一、概述5二、无线抄表器技术指标5三、无线射频抄表终端技术指标6四、集中器技术指标7五、集抄平台软件9第四章功能模块10一：主要功能模块10二：短距无线抄表机主界面11三：统计
lianchuang
发表于 2010/4/26 上午10:29:37
0
推荐 4734
阅读

原来龙芯，国产的。

今天看到博友的一篇文章：原来龙芯，国产的吗？我感到有话要说。写这段话，不是为了指责他人，也不是为了挑起什么争论。我是计算所的员工，我不是龙芯课题组的。我认识一些龙芯课题组的工作人员，我也见过胡伟武老师，听过他的课；我认识一些意法半导体的员工，他们就在
riple
发表于 2010/4/26 上午10:18:22
0
推荐 4895
阅读

夜猫PCB工作室从事高速PCB设计、专业承接PCB外包设计，快速PCB LAYOUT设计，提供大量PCB欣赏

夜猫PCB工作室从事高速PCB设计、电源完整性、板极EMC设计的EDA专业设计工作室以，2008年成立，目前已经发展到20多PCBLayout工程师的工作室我工作室全体高速PCB设计人员均有3年以上的PCB设计经验，多名工程师来自于国内知名公司，其中不乏担任国内著名网络产品、通信产品
夜猫PCB工作室
发表于 2010/4/26 上午8:22:51
0
推荐 3103
阅读

相对NASDAQ的Maxlinear，国民技术股价并不高

中国芯片设计第一股国民技术登陆大陆创业板市场，87.5元人民币的申购价更高居创业板有史以来的第二高价，相对其业绩而言，如此高价是高了还是低了，股民及业界朋友讨论的很多，毕竟国民技术高达23.8亿的融资额足以收购大陆大多数芯片设计公司，老杳认为相对前不久刚刚登
老杳吧
发表于 2010/4/25 下午8:02:58
0
推荐 5233
阅读

IGBT基础与运用-2

尝试去计算IGBT的开启过程，主要是时间和门电阻的散热情况。C.GE栅极-发射极电容C.CE集电极-发射极电容C.GC门级-集电极电容（米勒电容）Cies=CGE+CGC输入电容Cres=CGC反向电容Coes=CGC+CCE输出电容根据充电的详细过程，可以下图所示的过程进行分析对应的电流可简单用下
yulzhu
发表于 2010/4/25 上午11:41:08
0
推荐 2614
阅读

原文照搬rwxyrwx网友的来信！

周老师，对于关闭博客的决定，请您三思！我觉得您关闭博客是一时的冲动，并非是真实的想法。博客作为一种网路的载体面向的是上亿的网民，由于这个庞大的基数，所以不可避免的会出现一些令您不能理解的留言。然而，任何事情都是双刃剑。您是否想过有多少人通过博客来了解
周立功
发表于 2010/4/24 下午5:48:59
0
推荐 4994
阅读

TimeQuest就一定要搞定——时序分析基本概念

以下内容译自QuartusIIVersion7.0Handbook，Volume3：Verification的6-13：TimingAnalysisOverview部分。TimeQuest需要读入布局布线后的网表才能进行时序分析。读入的网表是由以下一系列的基本单元构成的：1.Cells：Altera器件中的基本结构单元。LE可以看作是Cell
riple
发表于 2010/4/24 下午5:48:57
0
推荐 7988
阅读

TimeQuest就一定要搞定——为什么一定要搞定

最近一段时间以来一直在尝试使用TimeQuest。胡乱配置了一通，屡屡失败。于是下定决心，从基本概念开始，力争把TimeQuest这个简化版的PrimeTime搞定。时序分析在ASIC设计中的重要性毋须多说（我也不甚了解）。在FPGA设计中，很少进行细致全面的时序约束和分析，Fmax是最
riple
发表于 2010/4/24 下午5:40:40
0
推荐 4811
阅读

双向总线的HDL描述--从图形开始

双向总线=三态输出总线+输入总线仔细观察一下这个公式，再结合HDL语言对公式右边的两项分别描述一下，双向总线的描述就搞定了。许多书上都给出过三态输出总线的描述方法，但是在实际中，双向总线往往更常用一些：FPGA和外部存储器件连接的情况、FPGA和外部CPU连接的情况
riple
发表于 2010/4/24 下午5:34:22
;

Copyright © 2005-2024 华北计算机系统工程研究所版权所有 京ICP备10017138号-2

;