最新博文
0
推荐 7706
阅读
推荐 7706
阅读
ATA协议的新发展——ATA体系结构模型和一些想法
“穿新鞋，走老路”似乎是含有贬义的，但是ATA协议在发展过程中，因为脱掉了“旧鞋”，不但“老路”越走越宽了，甚至可能走上新路。在ATA-7协议之前，ATA协议等同于PATA协议；从ATA-7开始，到去年年底发布的ATA-8协议，ATA协议中加入了SA
0
推荐 7068
阅读
推荐 7068
阅读
答avan的“一个关于硬盘接口的问题”
今天偶然在avan老哥的博客里看到了这样一篇文章：一个关于硬盘接口的问题。这个问题前些天我也碰到过，在学习IDE协议时也看到过相关问题的说明，只是每次看到的时候都因为“更重要”的问题而把它忽略了。看到avan老哥能够不耻下问，我也按捺不住，决定一探究
0
推荐 7436
阅读
推荐 7436
阅读
JTAG协议学习笔记--远程边界扫描测试的实现
在最新一期EDNChina上看到了JTAGTechnologies的一篇文章，详细介绍了远程边界扫描测试（Remoteboundary-scantests）的实现方法。这篇文章给了我以下几点启发：1.远程JTAG是可行的。2.远程JTAG可以通过复用产品电路板上的通讯接口，以增加很少的成本为代价添加到现
0
推荐 21376
阅读
推荐 21376
阅读
Denali，一个不错的公司，一些不错的想法
DenaliSoftware,Inc.LeadingIPSolutionsforSoCDesignandVerification前些天Denali的几个工程师专门到我们实验室来拜访了一下，起因是我在他们网站上申请了试用版的软件。同事们说，终于轮到我们当甲方了。这些工程师确实是很敬业的。和我们交流了一个上午，其中一个工程
0
推荐 19491
阅读
推荐 19491
阅读
QuartusII命令行操作--如何建立可移植的工程
使用Altera公司PLD器件的朋友对QuartusII的GUI界面操作已经很熟悉了，对于这个集成开发环境的强大功能也有了体会。可是不知大家有没有这样的经历，在自己机器上编译得很好的工程，到了别的机器上就编译不过去了，更危险的是编译通过了，下载后却有问题。这种问题在使用
0
推荐 8834
阅读
推荐 8834
阅读
QuartusII设置的管理--如何备份和转移设置内容
由于PLD器件的复杂性，EDA工具的功能和操作也相应的复杂起来。以QuartusII为例，每一个单独的功能和操作都对应着多个设置选项。通常可以选择缺省项，但是针对具体的应用环境，往往需要设置个性化的配置。在QuartusII的使用过程中，经常会遇到需要备份或转移某个工程的设
0
推荐 22539
阅读
推荐 22539
阅读
QuartusII文件的管理--如何建立一个最小工程
QuartusII是一款功能强大的EDA软件。在这个集成开发环境中，PLD使用者可以完成编辑、编译、仿真、综合、布局布线、时序分析、生成编程文件、编程等全套PLD开发流程。QuartusII以工程（Project）为单位管理文件。保证了设计文件的独立性和完整性。由于QuartusII功
0
推荐 3948
阅读
推荐 3948
阅读
0
推荐 3880
阅读
推荐 3880
阅读
0
推荐 4730
阅读
推荐 4730
阅读
IGBT基础与运用-1
筹备了一段时间，也找了不少的资料将准备开始整理和学习IGBT的材料。IGBT的资料有很多，如果想找，可以在baidu文档里面找中文的资料，也可以在google找pdf的英文资料。粗略看起来较为详细的有：富士IGBT应用手册，三菱第五代IGBT应用手册。而英飞凌的网站上的资料也较为
0
推荐 5475
阅读
推荐 5475
阅读
Altera 28nm FPGA突破带宽瓶颈 应对云计算时代
Altera继今年2月公布了28nm新工艺上的三大创新技术：嵌入式HardCopy模块、部分重新配置和28Gbps收发器技术后，于4月20日发布基于28nm的StratixV系列FPGA。VinceHuAltera公司产品及企业市场副总裁“从移动互联网的演进趋势，每年对带宽需求的增长在50%以上；3
0
推荐 4282
阅读
推荐 4282
阅读
简单同步不是滤除毛刺的好方法
记得有一位博友不久前发过一篇文章，是关于滤除毛刺的多种方法的，其中提到了用同步的方法滤除毛刺。这篇文章就是关于跨时钟域同步逻辑和毛刺滤除方法的。这些天我调试的一个系统就因为毛刺的问题出现了不稳定现象。对于毛刺我是很小心的，专门对这个18位的计数器q值进
0
推荐 6422
阅读
推荐 6422
阅读
JTAG协议学习笔记（续二）（带输出的TAP状态机代码）
TAPController是用来解析JTAG协议的状态机，它的状态图如下：今天用StateCAD画了一下TAPController的状态图，顺便生成了两个HDL文件，一个VHDL的，一个verilog的。大家感兴趣的话，在这里rar可以下载。由于没有明确应用，这两个文件都没有输出。如果大家有兴趣的话，可
0
推荐 3949
阅读
推荐 3949
阅读
江湖越老，胆子越小？
“技术这一概念包含的内容是广大的，广大到不可想象。即便我们把清醒时的每一分钟都用来努力地学习某种技术和其相关技术，我们关于这一技术的专业知识仍然会存在漏洞。不，这些不是微不足道的漏洞，而是令人目眩的鸿沟！然而我们以一种（奇怪的）热情捍卫着这些鸿
0
推荐 4632
阅读
推荐 4632
阅读
锲而不舍--使用signaltapII调试FPGA设计中的bug
工作以来，学到的最有用的调试方法就是：锲而不舍，一条路走到底。（马老师）学到的最有用的调试格言就是：“三心：细心、耐心和责任心”。（库哥）我采用signaltap的通常步骤是：1.勘查现场。bug通常不是系统停顿的直接原因；bug发生时，系统按照正常的协议
