最新博文
0
推荐 3807
阅读
推荐 3807
阅读
Advanced Synthesis Cookbook——自学FPGA DSP应用的好教材（内空）
http://www.altera.com/literature/manual/stx_cookbook.pdf
0
推荐 4437
阅读
推荐 4437
阅读
从PFL megafunction中学到的Virtual JTAG使用技巧
现在开发的产品需要借用CPLD烧写NorFlash，可选的方案有两个：采用Altera的ParallelFlashLoader，或者自己用VJTAG做一个。采用PFL虽然速度够快，但是曾经有过文件不匹配的失败经历，所以采用了后一个方案。CPLD代码和Tcl底层操作很快开发出来了，做软件的同事开发的Tcl
0
推荐 4916
阅读
推荐 4916
阅读
Virtual JTAG仿真要点（附图）
VirtualJTAG仿真要点图形说明。从下图可以看出VirtualJTAG与RealJTAG的对应关系。下面两幅Modelsim仿真截屏的上半部分是VJI命令发出后RealJTAG的状态变化，下半部分是VirtualJTAG状态机的变化。一、device_virtual_ir_shiftVirtualIR操作对应一次RealIR操作和两次RealDR
0
推荐 5274
阅读
推荐 5274
阅读
为什么Micron的NAND Flash能达到200MB/s的读取速度
今天看到新闻Intel,Micronclaimworld’sfastestNANDflash，就直接到Micron的网站上浏览了一下。Micron的新产品分类为HighSpeedNANDFlashProducts，用“HighSpeed”与原有NAND产品系列区分（估计ONFI3.0兼容的产品出来后，还要加上“Ultra”，
0
推荐 3897
阅读
推荐 3897
阅读
为什么Micron的NAND Flash能达到200MB/s的读取速度
20080226写了《为什么Micron的NANDFlash能达到200MB/s的读取速度》，放在了“接口电路”分类下。奇怪的是，这篇文章并没有出现在“接口电路”分类下的“最新发布”中，我尝试把这篇文章放到其他分类下，仍然找不到。我在博客首页也找不到
0
推荐 3763
阅读
推荐 3763
阅读
0
推荐 3926
阅读
推荐 3926
阅读
授人以渔——Altera网站上的电子教程
记得在读研究生时，曾经在Altera的网站上下载了几个电子教程，对我帮助很大。后来在学习使用一些新功能时也下载了几个。前些天在Altera网站上搜索VirtualJTAG的资料时，发现电子教程的内容丰富了很多。在上图中，Instructor-LedTraining是收费的，而且受到地域限
0
推荐 3920
阅读
推荐 3920
阅读
Virtual JTAG相关链接
使用VJ的人越来越多了，多好!http://www.antfarm.org/blog/aaronf/2007/08/xii_gathering_the_xbox_dvd_rem.htmlhttp://www.alteraforum.com/forum/showthread.php?t=1686http://www.alteraforum.com/forum/showthread.php?p=6835http://forum.niosforum.com/forum/inde
0
推荐 4463
阅读
推荐 4463
阅读
Virtual JTAG的Xilinx等价工具——BSCAN
偶然在Xilinx的网站上发现了等价的工具BSCAN：UsingtheJTAGInterfaceasaGeneral-PurposeCommunicationPorthttp://toolbox.xilinx.com/docsan/xilinx8/help/iseguide/html/ise_debugging_strategies.htmhttp://toolbox.xilinx.com/docsan/data/alliance/lib/lib3_11.htmh
0
推荐 4241
阅读
推荐 4241
阅读
FSM的安全选项——“安全”意味着什么？
QuartusII中的SafeStateMachine编译选项对FSM在FPGA中的实现方式有很大影响。这一影响在RTL视图中不可见。这一选项是否引入了“BoobyTrap”电路？观察TechnologyMap视图，可以发现一些原有的寄存器合并优化不执行了，实
0
推荐 3932
阅读
推荐 3932
阅读
FSM的状态编码——还是托付给综合工具吧
在QuartusII的AssignmentEditor里可以指定任意一个FSM的状态编码方式；在编译报告里可以看到FSM的最终状态编码。即使选用User-Encoded的方式，也有可能状态寄存器的个别位的逻辑会发生翻转。QuartusII可以通过复位信号识别IDLE状态，并且针对这一状态
0
推荐 4253
阅读
推荐 4253
阅读
FSM的时序优化——输入逻辑预计算和流水化
1.跨时钟域同步。对于FPGA的异步输入信号，这是必须的，对于FSM更是如此。因为没有跨时钟域信号的前级驱动时钟特性信息，所以需要在同步器前设置时序约束：false_path。2.复杂组合逻辑寄存。增加的一级寄存器会引入一个周期的延时，需要在设计中通过“预计算&rdquo
0
推荐 8701
阅读
推荐 8701
阅读
TimeQuest就一定要搞定——图解Setup Time时序余量计算
一图胜千言。QuartusII7.2版的TimeQuestTimingAnalysis工具中新添加了“波形察看”功能，可以帮助设计者更直观地理解特定路径上寄存器之间的时序关系。对于时序分析初学者来说，理解时序分析的公式与实际器件的物理特性之间的对应关系是一
0
推荐 7807
阅读
推荐 7807
阅读
TimeQuest就一定要搞定——时序约束和分析流程
TimeQuest的约束和分析流程是与QuartusII的编译流程紧密结合的。如下图所示：TimeQuest进行约束和分析的对象都来自QuartusII编译流程各阶段的编译结果。二者对应关系如下：1.分析与解析StartAnalysis&Elaboration->RTLViewer 
0
推荐 4852
阅读
推荐 4852
阅读
FPGA设计者的5项基本功
记得《佟林传》里，佟林练的基本功是“绕大树、解皮绳”，然后才练成了什么“鬼影随行、柳叶绵丝掌”。在我看来，成为一名说得过去的FPGA设计者，需要练好5项基本功：仿真、综合、时序分析、调试、验证。需要
