最新博文

0
推荐
3331
阅读

例说FPGA连载101:双摄像头图像采集之板级调试

例说FPGA连载101:双摄像头图像采集之板级调试① 连接好硬件,SF-VIP1核心板 + SF-VGA子板 + VGA显示器 + 两个SF-MT9D111子板,并且给VIP核心板上电。② Quartus II软件打开光盘目录“…\prj\...
0
推荐
2979
阅读

基于ZYNQ实时输出CMOS视频某一列像素的FPGA程序开发

基于ZYNQ实时输出CMOS视频某一列像素的FPGA程序开发
0
推荐
2029
阅读

对卷积的一点理解

对卷积的一点理解 在图像处理中,经常会遇到高斯光滑的操作,大部分人也都知道将图像与高斯函数卷积就实现了高斯光滑的操作,但是为什么?
0
推荐
3422
阅读

例说FPGA连载100:双摄像头图像采集之ddr_avl_bridge.v模块代码解析

例说FPGA连载100:双摄像头图像采集之ddr_avl_bridge.v模块代码解析特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1c0nf6Qc 该模块用于衔接DDR2控制...
0
推荐
2583
阅读

MATLAB自定义的函数和变量的命名~

MATLAB命名变量或者函数一定不能和内置函数重名,尽量不要太短,做到见名之意。
0
推荐
21698
阅读

CS大法好之番外——计算机何以被冠以“科学”?

昨天(5月12日)上午,中科院计算所的
0
推荐
5562
阅读

vivado 多周期路径设置

设置多周期路径约束的目的:1、放松该路径时序要求,便于优先满足其他路径的布线。
0
推荐
3081
阅读

失控----FPGA去中心化设计

最近在看KK的《失控》,KK的观点刚好切合FPGA目前的发展------去中心化设计。这篇文章就来讲讲去中心化设计。
1
推荐
4045
阅读

PCB孔铜厚度标准及成品铜厚构成、由来

前不久,某客户自行设计和制造的一款小批量的PCB,在我司的PCBA工厂贴装,贴装过程很顺利,但是在成品测试时,发现有45%的不良,不是没有信号就是就是信号失真。经过多天排查,最终发现不良的原因是因为在PCB制作时,过孔孔铜厚度不均匀,PCB...
0
推荐
2929
阅读

融通高科微电子RTS1000读写器详解

融通高科微电子RTS1000 读写器详解一、 功能:RTS1000 读写器是 USB 蓝牙多功能读写器支持金融 IC 卡、PSAM 卡支持第二代居民身份证、ISO14443 Type A/B 卡、Mifare 卡符合接触/非接触 ...
2
推荐
18592
阅读

利用FPGA的IP核实现FIR滤波器

利用FPGA的IP核实现FIR滤波器自己在Chinaaet的第一篇博客,呵呵~记录一下,利用Altera提供的IP核进行FIR滤波器的设计流程,以及中途遇到的一些坑。主要是按照杜勇老师编写的《数字滤波器的MATLAB与FPGA实现:Altera/Verilog版》进行的。一、首先是设计指标:采用最优化设
0
推荐
3287
阅读

例说FPGA连载99:双摄像头图像采集之功能概述

例说FPGA连载99:双摄像头图像采集之功能概述特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1c0nf6Qc 本实例功能框图20.1如下所示。摄像头为Micron自带ISP的...
1
推荐
2222
阅读

基于ALTERA实现的8位verilog加法器

明德扬至简设计法设计的8位加法器
0
推荐
3675
阅读

明德扬至简设计法设计的IP核加法器

明德扬至简设计法设计的IP核加法器,在Quartus II 和ISE中都有加法器的IP core,可以完成无符号数和有符号数的加、减法,支持有符号数的补码、原码操作及无符号数的加、减操作,引入了最佳流水线操作,可以方便的为用户生成有效的加法...
0
推荐
2699
阅读

基于ALTERA实现的8位串行乘法器

明德扬至简设计法设计的8位串行乘法器,利用左移,然后相加,根据二进制数的权位来决定左移几位,实际上乘法结果就是被乘数乘以每一位乘以模(10)的N次方的累积和。