最新博文
1
推荐 4096
阅读
推荐 4096
阅读
转 xilinx的RGMII 的PHY层逻辑设计（1）
啥叫加班猫，就是半夜还在加班的夜猫子。半夜还在写博客，请问在AET论坛属于什么水平。 今天讲解是RGMII的FPGA设计。因为这边文章主要是用XILINX的约束工具，所以标记为XILINX，其实你用altera平台也可...
1
推荐 4166
阅读
推荐 4166
阅读
转 zynq总结
做技术还是得考虑真正的商业。树莓派，这玩意，只能玩玩，无法商用。那跟zynq有啥关系。？zynq这玩意也只能吹吹的东西。那些把集成的arm吹的天花乱坠的，估计没用过它卖过产品。这些项目也只是学校的课设一样，不实用。今天听到老总说，之前有个项...
0
推荐 2884
阅读
推荐 2884
阅读
转 vivado 联合modelsim 仿真，关于libxil_vsim.dll
第二个，要编译库关联到modelsim中。编译完成后，然后仿真选择注意编译的库文件在但是在运行的时候看到modelsim弹出这个恶心的信息。Loading C:/Xilinx/Vivado/2014.4/lib/win32.o/libxil...
0
推荐 1143
阅读
推荐 1143
阅读
0
推荐 3306
阅读
推荐 3306
阅读
全差分运算放大器的分析(2)
前面解释了在ADA4930组成的单端转差分电路的输入电阻RIN的大小，可知当RF=RG=1KΩ的时候，RIN=1.33KΩ。图1单端转差分电路 如图1所示，假设信号源为2V VPP的信号，信号源的内阻为50欧姆，则为了达到阻抗匹配的作用...
0
推荐 2927
阅读
推荐 2927
阅读
转vivado 自定义的IP加fifo单元注意点
对于自定义IP没啥好说的。有个问题就是如果自己的IP要用xilinx公司的IP，这个时候特别注意是FIFO这个IP。在左边的simulation的栏目中，展开FIFO的IP，要把GLBR.V这个复位文件选择不要在仿真。否则用vivado仿真...
0
推荐 2482
阅读
推荐 2482
阅读
转这世界也只有加班猫告诉你什么叫FPGA时序约束
关于FPGA时序文章很多。这个世界总有有些人天天跟你背书背的知识，如果你问他深层次的问题，他根本不知道为什么。但中国这个技术环境，貌似赚钱跟技术深入没啥多大的关系。随便学习下安卓开发，就能拿个二三万的工资，花风投的钱。但人能真正沉淀是需要时...
0
推荐 5993
阅读
推荐 5993
阅读
Zedboard 学习笔记之《Vivado Logic Analyzer的使用》
接着上篇，Zedboard 学习笔记之《创建ZYNQ处理器设计和Logic Analyzer的使用》，导出到SDK后，自动启动了SDK， 新建一个应用工程，工程名为Zynq_Design， 选择工程模板-Peripheral...
0
推荐 3750
阅读
推荐 3750
阅读
DDRx的关键技术介绍（下）
今天要介绍的是DDR3和DDR4最关键的一些技术，write leveling以及DBI功能。Write leveling功能与Fly_by拓扑Write leveling功能和Fly_by拓扑密不可分。Fly_by拓扑主要应用于时钟、地址...
0
推荐 3153
阅读
推荐 3153
阅读
全差分运算放大器的分析(1)
AD转换芯片的模拟信号输入端方式为：全差分、伪差分、单端输入，其中全差分输入的效果最佳，现阶段ADC转换器为了提高其性能，建议用户使用全差分的输入方式。(AD7982、ADS8317等都能实现信号的全差分输入，图1所示为AD7982的应用...
0
推荐 2909
阅读
推荐 2909
阅读
村田超级电容，您真了解了吗？
一、特性 1、较传统超级电容的输出功率高 2、高容许电流/功率：~10A/~3Ws*1 3、大功率密度/小型化，可用于便携设备 4、高能量、放电灵活：400μAh至1.5As*1 5、低温坏境下ESR较低，且稳定 6、操作温...
1
推荐 3277
阅读
推荐 3277
阅读
祝福AET所有会员新年快乐！
感谢大家对AET的关注与支持！在此，小数本人祝电子技术应用所有会员新年快乐！2016年是小数参加工作的第10个年头，是来AET工作的第二年，对照年初设定的目标，看到自己负责的会员等级、积分商城、云课堂、微店等项目顺利上线，我很开心。真心希望...
0
推荐 2636
阅读
推荐 2636
阅读
MAC 串口 工具，推荐给大家, V1.6 更好用
*一个非常好用的MAC版的串口工具，功能全面，界面美观，简单易用。
*串口数据接收与发送，支持所有串口功能。
*完美支持中文。
1
推荐 4085
阅读
推荐 4085
阅读
Zedboard 学习笔记之《创建ZYNQ处理器设计和Logic Analyzer的使用》
我们的目的是创建一个Zynq Soc处理器设计，并用Logic Analyzer来调试我们感兴趣的信号。首先，打开Vivado，创建一个工程。 添加这几个IP核， 点击Run Connection A...
0
推荐 5555
阅读
推荐 5555
阅读
Zedboard 学习笔记之《ZYNQ中断的学习》
由于ZYNQ芯片内部有ARM处理器，那么必然具有到中断资源。我们在学习嵌入式时，中断总是很重要但是很复杂的东西，那么现在来回顾一下当中断来临时的处理过程：-中断待处理。 -处理器停止执行当前的线程。 ...
