最新博文
0
推荐 24069
阅读
推荐 24069
阅读
An efficient KNN algorithm implemented on FPGA based heterogeneous computing system using OpenCL
我们小组今年2月份做出来的关于FPGA异构计算的成果，被发表于FPGA领域三大会议之一的FCCM（另外两大为FPGA和FPT，有人说还有FPL也算一大，额，只要你开心就好）。为了方便更多的朋友阅读（主要也是为了提高文章引用率），现在我把论文分享出来，供大家下载。由于一直没
0
推荐 7076
阅读
推荐 7076
阅读
【原创】第一次见到的Verilog HDL语法
最近在看代码的时候，不小心发现了在表示变量位宽范围时用到了+:、-:这样的符号。这种用法还是第一次见到的，也许是我太孤陋寡闻了。经过一番的查询，终于知道了它的用法和意义了。它的表示方法如下所示：a[j+:k];或&n
0
推荐 1419
阅读
推荐 1419
阅读
0
推荐 2400
阅读
推荐 2400
阅读
always中的if执行条件的优先级
在一个always语句中，如果出现不同级的优先级判断时，一般大家采用if........elseif........else.....等，这种思维通常是软件编程的思想。对于FPGA编程时，我们一定要考虑综合后的电路。如果用过多的判断，或造成时序上的一些问题。因此，我通常我们采用以下方法：将优
0
推荐 1251
阅读
推荐 1251
阅读
0
推荐 2690
阅读
推荐 2690
阅读
用Arduino对Apple手表进行远程红外控制
描述用于控制任意红外设备的Apple手表及iPhone应用。IOS应用发送HTTP请求至一个或多个带有以太网插板的Arduino。Arduino正在解析http请求并发送红外信号。Arduino代码基于IRremote库（https://github.com/shirriff/Arduino-IRremote）。我使用三重红外发射线来给多个设
0
推荐 3850
阅读
推荐 3850
阅读
细胞裂变过程的分子结构已被发现
生物进化进与细胞进化一直齐头并。细胞真核生物，在进化树中最先进的分支，其特点是以下事实的核通过的膜分离。这种膜实际上是相互连接的隔室的一个动态迷宫，而且每一个都有特定的功能。这些隔室彼此通过专门的连接器和载波装置进行通信。这些载体的一个实例是运输小泡
0
推荐 2109
阅读
推荐 2109
阅读
选择FPGA
很多人都说FPGA是以后嵌入式的发展导向，但真正学习后很多人都不鼓励入这一行。我觉学习一门知识不只是兴趣，还要有毅力，真正投入，混口饭还是不难的。
0
推荐 5901
阅读
推荐 5901
阅读
ADC中有效位数的意义
假设一个12位非理想的ADC，其ENOB为10bit，这并不表示把ADC的后两位删掉就可以当做一个理想的10bitADC来使用，如果去掉后两位把该ADC作为一个10bit的ADC来测试，你会发现它的ENOB不到10bit。ENOB的计算方法是使用ADC测量出的SNDR根
0
推荐 2316
阅读
推荐 2316
阅读
杀手海蜗牛新的药物靶
昆士兰疼痛治疗大学的研究人员已经发现了数千只是一种类型的昆士兰锥螺的毒液中深藏新的肽类毒素。研究人员希望这一新的分子将大有可为导线新的药物来治疗疼痛和癌症。保罗Alewood教授，从昆士兰大学分子生物科学研究所表示，该团队使用生化和生物信息学工具来开发一种
0
推荐 9445
阅读
推荐 9445
阅读
时序约束中 跨时钟域的时钟约束
一直做了好久的时序约束，包括源同步输入数据、源同步输出数据以及SDRAM端口的约束，做完这些之后TimeQuestTimingAnalyzer还是有红色的slack也就是值是负的不满足时序约束：如图：仔细看其中的错误信息都是dcfifo中错误，当初还以为altera的ipcore需要特殊的约束呢或者
0
推荐 3706
阅读
推荐 3706
阅读
0
推荐 5748
阅读
推荐 5748
阅读
同步复位和异步复位的优缺点
同步复位和异步复位的比较虽然一直在用异步复位同步释放，但是究其优缺点还是要根据RTL级来充分理解一下：一、特点：同步复位：顾名思义，同步复位就是指复位信号只有在时钟上升沿到来时，才能有效。否则，无法完成对系统的复位工作。用V
0
推荐 7017
阅读
推荐 7017
阅读
STM32驱动TFT屏
现在开始找工作了，要将以前做过学习的东西要回顾一下，还记着以前用STM32加一个TFT屏，实现了2048游戏。通过按键控制游戏运行，界面通过TFT显示。要通过TFT显
0
推荐 4285
阅读
推荐 4285
阅读
在modesim中显示状态机变量参数名的两种方法及比较
在modesim中显示状态机变量参数名的两种方法及比较2015年6月24日byshawge对于VHDL，modelsim是直接支持的，对于verilog我们则需要动些小脑筯。我在网上搜罗了一下，主要包括以下两种方法：1.通过modelsim的virtualtype命令来实现。2.通过条件编译指令来实现
