最新博文

0
推荐 3100
阅读

细胞裂变过程的分子结构已被发现

生物进化进与细胞进化一直齐头并。细胞真核生物，在进化树中最先进的分支，其特点是以下事实的核通过的膜分离。这种膜实际上是相互连接的隔室的一个动态迷宫，而且每一个都有特定的功能。这些隔室彼此通过专门的连接器和载波装置进行通信。这些载体的一个实例是运输小泡
lifescience
发表于 7/17/2015 4:03:27 PM
0
推荐 1734
阅读

选择FPGA

很多人都说FPGA是以后嵌入式的发展导向，但真正学习后很多人都不鼓励入这一行。我觉学习一门知识不只是兴趣，还要有毅力，真正投入，混口饭还是不难的。
caocaiqing
发表于 7/17/2015 10:36:11 AM
0
推荐 5818
阅读

ADC中有效位数的意义

假设一个12位非理想的ADC，其ENOB为10bit，这并不表示把ADC的后两位删掉就可以当做一个理想的10bitADC来使用，如果去掉后两位把该ADC作为一个10bit的ADC来测试，你会发现它的ENOB不到10bit。ENOB的计算方法是使用ADC测量出的SNDR根
windysky
发表于 7/16/2015 5:20:42 PM
0
推荐 1905
阅读

杀手海蜗牛新的药物靶

昆士兰疼痛治疗大学的研究人员已经发现了数千只是一种类型的昆士兰锥螺的毒液中深藏新的肽类毒素。研究人员希望这一新的分子将大有可为导线新的药物来治疗疼痛和癌症。保罗Alewood教授，从昆士兰大学分子生物科学研究所表示，该团队使用生化和生物信息学工具来开发一种
lifescience
发表于 7/16/2015 4:17:11 PM
0
推荐 8998
阅读

时序约束中 跨时钟域的时钟约束

一直做了好久的时序约束，包括源同步输入数据、源同步输出数据以及SDRAM端口的约束，做完这些之后TimeQuestTimingAnalyzer还是有红色的slack也就是值是负的不满足时序约束：如图：仔细看其中的错误信息都是dcfifo中错误，当初还以为altera的ipcore需要特殊的约束呢或者
adxiaowei
发表于 7/16/2015 10:19:30 AM
0
推荐 3291
阅读

爱的通路

今天早上走在路上，忽然有一个想法，为什么一些政界领导、商业领袖他们的话有那么大的能量那么容易抵达那么多人的内心，而茫茫人世间又有那么多人甚至一生都发不出有什么影响力的声音？我想到了电路上的能量衰减和放大器。正能量，纵然是最强大的爱，也是会衰减的，传播
园薇
发表于 7/16/2015 9:52:03 AM
0
推荐 5262
阅读

同步复位和异步复位的优缺点

同步复位和异步复位的比较虽然一直在用异步复位同步释放，但是究其优缺点还是要根据RTL级来充分理解一下：一、特点：同步复位：顾名思义，同步复位就是指复位信号只有在时钟上升沿到来时，才能有效。否则，无法完成对系统的复位工作。用V
adxiaowei
发表于 7/15/2015 3:15:52 PM
0
推荐 6520
阅读

STM32驱动TFT屏

现在开始找工作了，要将以前做过学习的东西要回顾一下，还记着以前用STM32加一个TFT屏，实现了2048游戏。通过按键控制游戏运行，界面通过TFT显示。要通过TFT显
weiqi7777
发表于 7/14/2015 8:34:16 PM
0
推荐 3837
阅读

在modesim中显示状态机变量参数名的两种方法及比较

在modesim中显示状态机变量参数名的两种方法及比较2015年6月24日byshawge对于VHDL，modelsim是直接支持的，对于verilog我们则需要动些小脑筯。我在网上搜罗了一下，主要包括以下两种方法：1.通过modelsim的virtualtype命令来实现。2.通过条件编译指令来实现
shawge
发表于 7/14/2015 7:20:51 PM
0
推荐 7377
阅读

关于流水线延时公式的个人理解

关于流水线延时公式的个人理解2015年6月30日byshawge不带反馈的组合逻辑展开成流水线结构的优点在很多文章中已经阐述，主要是提高系统的性能，主要的手法是插入寄存器暂存组合逻辑的中间计算结果。但纵观网上文章对流水线性能提升的分析，写得都不显然，当
shawge
发表于 7/14/2015 7:20:15 PM
0
推荐 2271
阅读

时序优化之物理综合优化

2015年7月1日byshawge所谓物理综合优化，其实是EDA功具自身去通过改变器件步局及布线来实现时序收敛，看上去好像比较方便，但实际其存在极大的局限性：这种优化主要针对非代码控制的部分进行优化，举例如你使用了一些三方的IP库，你修改不了他们的代码，因
shawge
发表于 7/14/2015 7:19:31 PM
0
推荐 6303
阅读

quartus 和 modelsim中的注意事项

quartus和modelsim中的注意事项2015年7月2日byshawge在《TheIEEEVerilog1364-2001Standard》标准中，允许只有1bit的wire型变量不需要事先声明直接使用。如下代码在quartus中以verilog2001编译不会报错，但是在modesim中就会报错。即在quartus中你可以如下写
shawge
发表于 7/14/2015 7:17:21 PM
0
推荐 1200
阅读

怎样获得下载积分？

RT，看学习视频的时候需要的积分，怎样获得？为什么在网站上查不到？
windysky
发表于 7/14/2015 3:44:03 PM
0
推荐 2787
阅读

如何对付出差失眠?

各位新老朋友:大家好!又是一个炎热的夏季。我这周里在三个城市穿梭。和用户的交流总让我觉得受益匪浅，这让我抑制不住每天都想拜访客户的冲动。下周里我将在五个城市穿梭。不过下周活动中有两场是为媒体举办的培训班做“相互免费”的演讲。就是媒体找人讲培
frankiewang
发表于 7/14/2015 2:18:15 PM
0
推荐 2836
阅读

WINCE下基于SL031的RFID功能的实现（转载的文章）

最近看了一篇MIFARE读写器模块的文章，和大家分享一下。系统:WINCE5.0+S3C2440非标准的BSP包，也就是从WINCE4.2移植过来的BSP包。1.RFID1.1RFID是什么RFID是Radio&nb
阿牛哥
发表于 7/13/2015 5:22:12 PM

Copyright © 2005-2020 《电子技术应用》版权所有 京ICP备10017138号