最新博文
0
推荐 4128
阅读
推荐 4128
阅读
4th 电动汽车标准法规国际研讨会第1日
今日在南京参会，继续写些记录。标准研讨会特别是这种大会，主要的目的是将中国、美国、德国和日本电动汽车产业的声音汇聚在一起，由CATARC来组织调度的自由务虚会，因为讲完也没有什么，不针对单个的标准也不针对一个标准工作组。好吧，所以每年一次的研讨会，至少我参
0
推荐 22818
阅读
推荐 22818
阅读
几篇务虚的文章系列之二……谁嵌入谁，这是一个问题 2
谁嵌入谁，本质上是一个任务划分与优化的问题。对于FPGA而言，其最适用的场景应该具备如下特征：1、数据吞吐量大，处理速度要高，否则不用专门设计专用逻辑。2、应用需求特殊，不然可以用通用的硬件加速器解决，而这里加速器会与CPU一起集成为SoC的形式。3、批量不大，
0
推荐 5954
阅读
推荐 5954
阅读
【赛灵思FPGA】【原创】Xilinx开发工具总结
总是弄不清楚XILINX中各个工具的作用及其相互关系，刚好趁着这个机会总结一下。ISE:XilinxISEDesignSuite的简写，这个东西可以看做是一个开发工具的集合包，里面包含有PlanAhead,XPS,SDK等多种工具。说得通俗一点ISE就是一个大集合，包含有很多东西。通过ISE我们可以完
0
推荐 3004
阅读
推荐 3004
阅读
msp430 乘法器使用
硬件介绍：在MSP430系列单片机中，硬件乘法器是外围模块，而不是CPU内核的一部分；所以它的活动与否与CPU的活动与否无关，它的寄存器和其他的外围寄存器一样通过CPU指令读写。硬件乘法器模块支持一下功能：无符号乘法、有符号乘法、无符号乘加、有符号乘加；可以支持16*
0
推荐 2367
阅读
推荐 2367
阅读
[专栏] 新一轮硬体经济热潮来袭
据最近华尔街日报（WallStreetJournal）的一篇文章（“ForgettheWeb,Start-UpsGetReal”,Aug.18,2012）指出，美国硅谷出现了一股硬件创业的新浪潮。这也意味着一些借助风险投资的小型企业的复苏。对于社交媒体借助网站飞速发展的今天（明天又如何？），投资者
0
推荐 14837
阅读
推荐 14837
阅读
ZEDBOARD入手最终体验-----使用ZYNQ 的HDMI接口
ZYNQ最大的特点就是外部接口丰富，在ZEDBOARD上除了常用的UART,USB，VGA接口，网口外，最引人注目的就是HDMI接口了。图中很清楚了给出了ZEDBOARD上的各种接口。从图中可以看出HDMI接口是与ZYNQ的PL逻辑部分相连的。所以，如果要让HDMI接口工作的话，我们必须对PL
0
推荐 2300
阅读
推荐 2300
阅读
TSP-Link——TSP控制的基本原理
测试设置此测试使用TSP-Link连接测量仪器，其中2602用作主设备。此测试不使用触发模型，而用脚本执行单行测试。在支持TSP-Link的系统中，一台仪器（连接至GPIB或以太网等通信总线的设备）必须被认为是主设备。TSP脚本在主设备上运行并控制从设备，所以同一个脚本程序控
0
推荐 2142
阅读
推荐 2142
阅读
李彦宏内部信曝光：小资的员工请现在就离开
11月7日消息，近日，百度公司创始人、董事长兼首席执行官李彦宏在百度内部网上发了一封以“改变，从你我开始”为题的公开信。李彦宏在邮件中要求“鼓励狼性、淘汰小资”。并呼吁革自己的命。李彦宏在邮件中表示，过去几年百度虽然赚了很多钱
0
推荐 2336
阅读
推荐 2336
阅读
WizFi210 应用笔记——Limited AP测试
WizFi210-是一款低功耗“串口转WiFi”无线模块，具有启动快，体积小等优点，今天我们主要简单介绍一下其LimitedAP测试方法。1.LimitedAP配置首先，应该给WizFi210发出以下命令，如下所示。SSID:LimitedAP通道:8IP地址:192.168.55.1/255.255.255.0WEP密
0
推荐 1960
阅读
推荐 1960
阅读
串口转以太网模块：WIZ108SR 数据手册
WIZnet出品的串口转以太网模块WIZ108SR，它基于W7100全硬件TCP/IP协议栈，支持RS-422/RS-485串口，内嵌以太网控制模块，能高效、稳定地实现串口转以太网功能。以下为其详细的数据手册。1.简介1.1主要特征●紧凑尺寸的RS422/485（串口）到以太网●快速
0
推荐 6295
阅读
推荐 6295
阅读
【赛灵思FPGA】[原创]基于Xilinx FPGA ISE软件教程
一直热衷于XilinxFPGA的基础性工作，最喜欢用的一款软件就是ISE，今天给大家一起探讨一下这款软件的使用。(一)软件安装安装Xilinx公司的WebPACK_63_fcfull_i，读者也可以到xilinx公司的网站上去下载最新的ISE版本。(二
0
推荐 3010
阅读
推荐 3010
阅读
如何进行高效的RTL级设计
RTL级设计既寄存器传输级设计，如何才能进行高效的RLT级设计呢？需要做到以下几个方面：1.熟悉HDL语言。目前用的比较多的为verilog和VHDL。至少熟练掌握其中一种语言。2.熟悉综合工具。一般altera用Quartusii,xilinx用xilinxise。也有用synplify的。这些工具都会提供很
0
推荐 6270
阅读
推荐 6270
阅读
Xilinx ZedBoard平台设计开发建议
XilinxZedBoard平台设计开发建议在数字高速发展，双核多核甚至核阵列开始出现的时刻，在28nm技术纵行，20nm技术跃跃欲试的今天，在视频图像不可或缺，数字甚至能表示一切的未来，FPGA的发展几乎成为了数字领域的焦点：“华为ASIC设计案，FPGA双雄胜算几何？”
0
推荐 1313
阅读
推荐 1313
阅读
