最新博文
0
推荐 2999
阅读
推荐 2999
阅读
2012年深秋后海的第一场雪
阿牛哥系列故事再过几天就立冬深秋清晨风雨雪后海白雪飘啊飘让偶想到宝黛恋踏雪寻梅好情调雨雪交加风不停红军长征两万五过雪山来爬草地野鸭岛边看一看几只野鸭在游泳风雨雪花望海楼说说秋冬的美食北京烤鸭涮羊肉木耳香菇烤全鱼
0
推荐 1947
阅读
推荐 1947
阅读
数字标牌市场新观察！
阿牛哥一直参加安防行业展会，通信行业展会还有家电行业展会。看到有很多数字标牌开发制造商参加这些行业展会。现在数字标牌很火，让我们看看国内国际这些数字标牌的开发制造商都是从哪些行业转型而来的，还有数字标牌市场会有哪些新的动
0
推荐 2006
阅读
推荐 2006
阅读
WIZ140SR/WIZ145SR用户手册 ( 版本 1.0 ) （一）
1.简介1.1主要特征•支持4个串口•与串口设备直接相连•添加告诉简便的网络功能•提供固件定制服务•使用W5300芯片解决方案确保稳定可靠的数据通信•&nb
0
推荐 1694
阅读
推荐 1694
阅读
MSP430 16位超低功耗处理器
德州仪器(TI)的超低功率16位RISC混合信号处理器的MSP430产品系列为电池供电测量应用提供了最终解决方案。作为混合信号和数字技术的领导者，TI创新生产的MSP430，使系统设计人员能够在保持独一无二的低功率的同时同步连接至模拟信号、传感器和数字组件。典型应用包括实用
0
推荐 4307
阅读
推荐 4307
阅读
一个SignalTap II的使用技巧
在用SignalTapII进行调试的时候，时钟选择非常关键。这里一般都是选择系统时钟。在一般的应用中，选择系统时钟作为触发，基本上都能很好的得到所需要的效果。如下图，clk为系统时钟但是有时候
0
推荐 4522
阅读
推荐 4522
阅读
零成本学Arduino单片机之1602液晶和PWM灯
记得早在2008年，我看到哈工大郭天祥同学的《十天攻克单片机》的视频讲座，为他的不断学习，不断追求的进取精神所感染。我从这个视频讲座里学习到的学以致用的思维理念和规范严谨的编程风格，至今还影响着我。视频配套教程也常常在我手边翻阅，书名为《新概
0
推荐 3723
阅读
推荐 3723
阅读
使用处理器系统设计嵌入式系统（2）配置PS
对ZedBoard上Zynq的PS编程时，如果PS的外设使用MIO连接，并且不需要额外的逻辑或者IP，则不需要产生.bit文件，即PS可以独立于PL运行。这相当于只对ARM硬核进行测试，相对而言简化不少，所以本次先实现一个这样的设计。首先启动PlanAhead，选择”CreateNewPro
0
推荐 3928
阅读
推荐 3928
阅读
使用处理器系统设计嵌入式系统（1）开始设计
ZedBoard板子上所载的XC7Z020虽然名字里面有“7”，但是在Xilinx的分类下已经不属于7系列的FPGA，而是归为单独的系列“ZYNQ-7000”，器件的分类也不是单纯的FPGA，而是SOC了；这其中最显著的区别是ZYNQ含有双核的ARMCortex™-A9MPCore，它的设
0
推荐 10017
阅读
推荐 10017
阅读
写给小白们的FPGA入门设计实验
《写给小白们的FPGA入门设计实验》11.写在前面的话22.Lab1：LCD1602字符显示设计32.1.摘要32.2.内容32.3.程序42.4.结果（问题，解决，体会）83.Lab2：4位减法、加法器设计83.1.摘要83.2.内容83.3.程序93.4.结果（问题，解决，体会）94.Lab3：三位二进制乘法器设计104.1.
0
推荐 5608
阅读
推荐 5608
阅读
对于分频时钟产生的多频率时钟的约束分析
对于分频时钟产生的多频率时钟的约束分析：顶层程序如下：`timescale1ns/100psmodulemulclk_constrain(inputclk_50mhz,rst_n,input[8:0]datain,output[8:0]dataout);wireclk1,clk_div;//wire[8:0]data_tst;wire[8:0]div_fre;
0
推荐 2340
阅读
推荐 2340
阅读
ADI推出RF时钟IC具有最佳抖动性能和最快输出速度
ADI推出RF时钟IC具有最佳抖动性能和最快输出速度中国，北京–AnalogDevices,Inc.(NASDAQ:ADI)全球领先的高性能信号处理解决方案供应商，最近推出一款具有业界最低抖动特性的RF时钟IC（射频时钟集成电路）AD9525，适合要求高速数据转换和最佳信噪比(SNR
0
推荐 2088
阅读
推荐 2088
阅读
ADI推出4 GHz PLL频率合成器提供领先相位噪声性能
ADI推出4GHzPLL频率合成器提供领先相位噪声性能中国，北京–AnalogDevices,Inc.(ADI)，全球领先的高性能信号处理解决方案供应商和RFIC（射频集成电路）领先者，最近发布了一款提供领先相位噪声性能的PLL频率合成器ADF4153A。这款全新的引脚和软件兼容的ADF41
0
推荐 5668
阅读
推荐 5668
阅读
高速FPGA系统板级设计
如今系统的运行频率越来越高，FPGA的管脚数越来越多，管脚的开关速率越来越高，并且可以支持很多不同的管脚标准，等等原因，因此对FPGA的板级设计提出了更高的要求。那么如何才能设计出一款高速高性能的FPGA系统板呢？这需要
0
推荐 3180
阅读
推荐 3180
阅读
0
推荐 15383
阅读
推荐 15383
阅读
【赛灵思FPGA】[原创]基于Xilinx FPGA的静态LED显示
一直有朋友给我交流PGA显示的问题，我也做过一点东西，把这个小东西写出来，希望能让大家更贴切的理解现实的部分细节。亮点：通过设计控制静态LED显示，掌握组合逻辑设计方法；通过设计控制静态LED显示，掌握静态LED的显示原理。利用FPGA芯片，用verilog语言编写逻辑，
