最新博文
0
推荐 28944
阅读
推荐 28944
阅读
您必须掌握的示波器触发基础知识——示波器触发的前世今生
示波器为了解电子信号世界提供了一个窗口。早期示波器只能显示重复的事件或连续的电气事件，限制了示波器的应用范围。之后在1947年，HowardVollum及其新成立的公司—泰克公司推出了第一个商用触发扫描示波器。第一台触发扫描示波器带有校准后的格线显示器，
0
推荐 29494
阅读
推荐 29494
阅读
物联智能家居，安全尽在网络
WIZnet产品应用系列小例四—射频转以太网目前很多明星家庭的智能家居让我们非常羡慕，比如台湾的林志颖、微软的比尔盖茨，现如今我们普通百姓的生活也变得越来越智能了。家庭警报终端系统，通过射频转以太网模块将家中的电子传感器设备连入物联网，包括检测
0
推荐 36388
阅读
推荐 36388
阅读
0
推荐 51651
阅读
推荐 51651
阅读
TSP-Link——超越基础（DIO作为触发总线）
测试设置此测试采用与前一个测试完全同样的脚本，只是这次包括了TSP触发模型。此触发模型使用了2602与3706灵活性高、功能强大的数字I/O控制。下列指令通过触发模型提高了吞吐量：测试结果取决于DUT，此方法能在一次测量中实现高达850周期/秒的开关速度。这
0
推荐 4592
阅读
推荐 4592
阅读
【赛灵思FPGA】三招解决high fanout
Fanout，即扇出，模块直接调用的下级模块的个数，如果这个数值过大的话，在FPGA直接表现为netdelay较大，不利于时序收敛。因此，在写代码时应尽量避免高扇出的情况。但是，在某些特殊情况下，受到整体结构设计的需要或
0
推荐 1164
阅读
推荐 1164
阅读
0
推荐 2059
阅读
推荐 2059
阅读
IIC-Taiwan展会在台北举行，W5300演示受关注
WIZnet参加了在台北举行的最新一次IIC-Taiwan展会。在此次展会上，WIZnet展现了杰出的快速网络性能。在基于ARM9的演示环境下，W5300芯片的演示速度高达90M/秒。另外，一些与会者对WIZnet插入型网络模块和即插即用的串口转以太网模块非常的感兴趣。J-Link，
0
推荐 4629
阅读
推荐 4629
阅读
【转】ZedBoard学习手记（八） 更大的目标！在Linux下开发图形用户界面
在Linux下做GUI，比较简单的方法是使用QT。QT一直被用于跨平台的应用程序开发，之前属于Nokia，现在被卖给了Digia，开源版本的主页是http://qt-project.org/。QT的开发语言是C++和QML，可以用各种工具来进行开发设计，官方的IDE是QTCreator。要说明的是，兔子没学过C++
0
推荐 4176
阅读
推荐 4176
阅读
【转】ZedBoard学习手记（七）小插曲：如何让代码开机自动运行
近日十分注意调养，因而胃病有所缓解了，于是继续更新博客。以后谁再叫我去吃饭都得三思了，唉~~~此之谓顾嘴不顾身啊。在开始QT图形用户界面开发之前，先要说说如何让代码在ZedBoard上电时自动运行。对于带有Linaro的Linux系统来说，做到这一点并不困难，因为BOOT分区和
0
推荐 4104
阅读
推荐 4104
阅读
【转】ZedBoard学习手记（六）最后一步？通过上层应用程序调用驱动
趁着编写Linux驱动的余热，让我们再写一个Linux下可以执行的应用程序，一方面为大家展示调用驱动程序的便捷方法，另一方面则能够测试驱动的功能是否正确。这个My_GPIO_App只需要一个main函数即可，因为代码十分简单，只要通读一遍代码就能看懂，这里就简略地讲解一下了
0
推荐 4580
阅读
推荐 4580
阅读
【转】ZedBoard学习手记（五）为自定义外设编写Linux驱动
写完上一篇博客后，部门开了新项目，虽然只是开始，但是兔子也不敢懈怠，加之北京气温骤降，又刮起大风，可能是天冷的原因吧，胃又不太舒服了，白天忙完了晚上回来就顿觉十分疲惫，因而这篇手记一直拖到现在才动笔。经过前面的工作，现在终于可以开始为自定义外设编写驱
0
推荐 5834
阅读
推荐 5834
阅读
【转】ZedBoard学习手记（四）为使用Linux系统做准备——建立Bootloader及设备树
在上一篇博文中，我已经介绍了建立AXI总线自定义外设的全过程，包括Verilog逻辑部分，和裸机软件部分。裸机控制外设是非常简单的，与普通的单片机并无二异，但仅仅有裸奔代码还远远无法发挥Cortex-A9硬核的作用，毕竟Zynq芯片集成了一颗最高能跑到1GHz的双核CPU（ZedBoa
0
推荐 4409
阅读
推荐 4409
阅读
【转】ZedBoard学习手记（三）为自定义外设编写裸奔控制软件
由于Xilinx已经为我们做了大部分的铺垫工作，因此裸奔控制外设这一步就显得十分简单了，如果不用Linux和图形界面显示，大概我的作品早早的就完成了吧。上一次我们已经成功生成了BitStream文件，下面继续上次的操作，打开PlanAhead工程，选择ExportHardwareforSDK，如下
0
推荐 4929
阅读
推荐 4929
阅读
【转】ZedBoard学习手记（二） 开发自定义AXI总线外设IP核——以LED和开关为例
想要发挥ZYNQ芯片的特长，让整个系统协同工作起来，就需要将PS与PL两部分结合在一起，在Cortex-A9核和FPGA逻辑资源之间建立通信的通道，这条通道就是AXI总线。ZedBoard推出的官方例子中已经介绍了如何将Xilinx做好的AXI总线IP（如AXI_Timer、AXI_GPIO等）添加到工程中，
0
推荐 5442
阅读
推荐 5442
阅读
【转】ZedBoard学习手记（一） First Step——建立Xilinx交叉编译环境
经过这段时间借由美信DIY大赛对ZedBoard的学习，略有所得，对这个新平台也有了一定的理解。在此称之为手记，算是边学边记了。既然还在学习，就自然会有一些谬误或不足，还望童鞋们指正啊。要开发ZedBoard最重要的是XilinxISE工具集，在这个IDE里能够完成大部分的逻辑及
