FPGA中D触发器时间
在FPGA中，边沿检测电路中，都用的是时钟上升沿。满足触发器的建立与保持时间吗？
always@（posedge clk）
begin
b<=a；
c<=b；
end
assign d=！b&c；...
发表于 2016/9/18 下午1:35:01
阅读（1162）
- 1
