FPGA中改善时序性能的方法
本文内容摘自《advanced FPGA design》对应中文版是 《高级FPGA设计，结构，实现，和优化》第一章中的内容 FPGA中改善时序，我相信也是大家最关心的话题之一，在这本书中列举了一些方法供给大家参考。1，插入寄存器（Add...
发表于 6/12/2016 1:28:39 PM
阅读（2186）
在QuartusII 中使用tcl对工程进行复制——半自动
最近在看coyoo的博客，加上手上有一本coyoo老师的书籍。本人是脚本小白，怎么看都没有看懂这个自动化是怎么实现的。 先说我的半自动化，后面在说我对自动化的一点疑惑—— 目前没有实现 目录环境： 首先，我的quartusII 软...
发表于 1/13/2016 1:25:35 PM
阅读（2451）
关于QuartusII中的文件加密
有时候我们要把工程交接给别人，但是又不希望对方看到里面的东西。在网上查找了几位大牛的博客进行整合 来自coyoo博客 http://bbs.ednchina.com/BLOG_ARTICLE_248287.HTM 中提到了 第一种办...
发表于 1/11/2016 1:22:10 PM
阅读（1394）
DW8051调试终结
都不记得自己到底揪心了多久 —— 归根结底还是自己太菜了。终于找到了DW8051移植的bug。 这么大的一个图居然没有看到，真是气煞老夫也。在原来移植的基础之上加两个反相器就OK 了
发表于 12/10/2014 1:21:20 PM
阅读（2137）
基于FPGA的DW8051移植（三）
总结一下问题： 1） http://www.cnblogs.com/sepeng/p/4137405.html 基于FPGA的DW8051移植（一）里面用modelsim观测波形发现程序进入了idata区间初始化循环中跳转不出来，没有进...
发表于 12/5/2014 1:20:07 PM
阅读（7550）
基于FPGA的DW8051移植（二）
基于上一篇博文继续，本来想换到oc8051，但是还是不甘心，弄了这么久还是没有弄出来，真是打击屎了。 上一篇说3f进入了operation code所以判断是代码错误，后来发现不可以这么判断。 因为地址00开始进入 operation ...
发表于 12/3/2014 1:18:36 PM
阅读（1472）
基于FPGA的DW8051移植（一）
最近 半个月都在移植8051，看到DW8051内核资料比较齐全又是新思发布的，所以就开始玩弄 可是这半个月的努力几近白费 —— 移植失败了，不知道从何着手这个内核。可能大家能找到不同的版本，我的是最初的版本，里面包含了datasheet ...
发表于 12/2/2014 1:17:09 PM
阅读（1710）
关于QuartusII对ram块的综合
之前在看Altera的官方教程上就有说明，如果我们定义一个reg [`word_w]user_ram[`word_d] ; QuartusII会自动综合成为一个ram—— 当然有一些前提：（后续补充） 今天就这个知识点看Quartus...
发表于 11/13/2014 1:15:21 PM
阅读（2457）
CPU自制入门——笔记
最近在看日本人的那本书《CPU自制入门》就开始自己捣鼓。把工程方到QuartusII 里面后发现编译不通过，总是提示找不到头文件。工程的目录架构是这个样子的 而.v文件中的.h 是这么包含的 1 /********...
发表于 11/12/2014 1:13:17 PM
阅读（1776）
关于复位赋初值的问题
今天和师哥争论reset赋值和定义时赋值的问题，僵持不下想到真OO无双大神的一句：无code无真相。用code最能说明问题 测试代码随便弄了个加法器： 1 //date: 2014/09/15 2 //version : Quartu...
发表于 9/15/2014 1:12:08 PM
阅读（1502）
Altera FPGA中的pin进一步说明
最近END china上的大神阿昏豆发表了博文 《FPGA研发之道（25）-管脚》，刚好今天拿到了新书《深入理解Altera FPGA应用设计》第一章开篇就讲pin。这里就两者的知识做一个整理。至于cyclone IV器件的I/O特性笔记博...
发表于 9/11/2014 1:10:49 PM
阅读（2253）
Altera FPGA中的pin简介
第一步要看的肯定是pin planner ，这个是黑金四代EP4CE15F17C8的视图 先就是发现他们pin有不同的颜色区域，分别对应不同的bank，应该是有的设计里面要求pin在同一个bank吧（首先这么猜想，后面再验证），...
发表于 9/10/2014 1:10:02 PM
阅读（1787）
QuartusII 中采用门级原语
QuartusII 中采用门级原语默认的是前面第一个 为output 后面所有信号为输入图中的工程实现的是 一个二选一多路选择器
发表于 4/29/2014 1:09:06 PM
阅读（2561）
什么时候需要交换Top Level ?
什么时候需要交换Top Level ? 上一篇中提到，如果采用仿真的时候，运用门级仿真就需要进行顶层交换，RTL仿真不需要，那么什么时候需要呢？ QuartusII 向下包含，在Project Navigator中可以查看...
发表于 4/29/2014 12:00:19 PM
阅读（1350）
为什么使用LUT比GAL 节省资源
为什么使用LUT比GAL 节省资源A[1:0] B[1:0] 实现一个比较器，如果A=B输出1 否则输出0传统的GAL 需要 24= 16个存储单元（ROM）来存储结果数据，实现方法是 缓冲器（正负）+译码器 + 或门A[7:...
发表于 4/29/2014 11:59:26 AM
阅读（1272）
