在Vivado下利用Tcl编辑综合后的网表——高亚军
作者：高亚军在ISE下，对综合后的网表进行编辑几乎是不可能的事情，但在Vivado下成为可能。Vivado对Tcl的支持，使得Tcl脚本在FPGA设计中有了用武之地。本文通过一个实例演示如何在Vivado下利用Tcl脚本对综合后的网表进行编辑。Vivado支持传统的Tcl命令，在此基础上添加
发表于 2014/9/19 10:37:05
阅读（11271）
在Vivado下利用Tcl实现IP的高效管理
作者：高亚军在Vivado下，有两种方式管理IP。一种是创建FPGA工程之后，在当前工程中选中IPCatalog，生成所需IP，这时相应的IP会被自动添加到当前工程中；另一种是利用ManageIP，创建独立的IP工程，缺省情况下，IP工程的名字为magaged_ip_projec
发表于 2014/9/15 14:49:07
阅读（19054）
