开奖啦！“Vivado高效设计案例分享博客大赛”隆重揭晓！
由Xilinx和ChinaAET主办的“Vivado高效设计案例分享博客大赛”（http://comm.chinaaet.com/xilinx/vivado/），历时四个月，共收获102篇参赛博文。Xilinx技术专家和ChinaAET工作人员根据不同奖项认真评审，获奖名单终于出炉。恭喜各位获奖
发表于 11/3/2014 3:35:55 PM
阅读（5745）
Xilinx Vivado users group（Xilinx VIVADO用户群活动）回顾
——北京化工大学何宾XilinxVIVADO用户群活动于2014年10月16日在北京中关村皇冠假日酒店隆重举行。受到Xilinx大学计划和Xilinx亚太区传媒经理张俊伟共同邀请，参加了这次盛会。&n
发表于 10/17/2014 5:50:07 PM
阅读（5213）
在Vivado下利用Tcl实现IP的高效管理
作者：高亚军在Vivado下，有两种方式管理IP。一种是创建FPGA工程之后，在当前工程中选中IPCatalog，生成所需IP，这时相应的IP会被自动添加到当前工程中；另一种是利用ManageIP，创建独立的IP工程，缺省情况下，IP工程的名字为magaged_ip_projec
发表于 9/15/2014 2:49:07 PM
阅读（19833）
ISE VS VIVADO, 哪个坑更深?以FFT为例比较两个软件综合布线后的资源使用情况
作者：刘初一从10年前接触FPGA开始，一直在用XILINX。记得最早使用的好像是ISE6.X,到现在的ISE14.7和VIVADO14.2.10年来，见证了XILINX一直在努力升级，修复BUG，同时也在加倍努力创造新的BUG。终于，他们发现对I
发表于 8/21/2014 4:42:27 PM
阅读（45955）
好书推荐之三：《Xilinx FPGA设计权威指南》——Vivado集成开发环境
本书由清华大学出版社出版，何宾张艳辉编著，是“Vivado高效设计案例”博客大赛的参与奖奖品之一。Xilinx大学计划推荐用书Xilinx公司Vivado设计套件高级市场营销总监RamineRoane作序国内首本系统论述Xilinx新一代集成开发环境Vivado和VivadoHLS设计流程和设计方法
发表于 6/9/2014 1:58:53 PM
阅读（21289）
好书推荐之一：《Xilinx FPGA数字设计》——从门级到行为级双重HDL描述（立体化教程）
7月底，何宾老师所著的《XilinxFPGA数字设计》——从门级到行为级双重HDL描述（立体化教程）将隆重上市！本书是教育部高等学校电子信息类专业教学指导委员会规划教材、高等学校电子信息类专业系列教材！配套资源本书配套有电子课件、网络视频、书中设计文件
发表于 6/9/2014 11:58:28 AM
阅读（7986）
赛灵思SDNet十年耕耘 助SDN实现飞跃
前不久，赛灵思共邀中国SDN专委会执行副主任、清华大学毕军教授在京召开新闻发布会，介绍其全新SDNet（SoftwareDefinedSpecificationEnvironmentforNetworking)软件定义规范环境，推出一种定义网络硬件的新方法，实现“软”定义网络解决方案。SDNet的横空出世，先
发表于 4/30/2014 12:20:36 PM
阅读（10883）
【赛灵思FPGA】赛灵思发布基于20nm的第二代3D IC和SoC产品策略
9月，Altera公司资深副总裁兼首席技术官博思卓(MishaBurich)博士来京，公开了Altera在下一代20nm的的几项创新技术。（见博客：http://blog.chinaaet.com/detail/29761.html）笔者一直在疑惑，其最大竞争对手Xilinx在20nm又将如何动作呢？上周五(11月9日)，Xilinx全球高
发表于 11/13/2012 11:54:27 AM
阅读（15795）
