lemonHe

主要关注FPGA信号处理和数字图像处理技术,欢迎交流 邮箱:heliminlemon@163.com

FPGA中使用友晶科技4端口SDRAM控制器

在实际工程中用到的外部控制器主要是SDR SDRAM(后面简称sdram)和DDR SDRAM,而SRAM由于容量小、价格昂贵,我一般不用。在使用嵌入式软核NIOS的系统中,使用altera官方的sdram Controller, sdra...

FPGA串口通信及数据解析

之前博客中介绍过FPGA中uart的实现,最近做了一个上位机,用于控制红外相机的工作状态,当然,协议也是自定义的。界面如下,包含相机校正算法的选择、图像增强算法参数的调整、不同算法的切换、参数的调整以及相关信息的反馈(相机温度、曝光...

NIOS中寄存器映射

我的开发环境:Quartus II 13.1 (64-Bit) + Nios II 13.1 Software Build Tools for Eclipse设计的初忠是利用Nios接收uart数据,然后通过寄存器的方式映射给逻辑,实现对...

FPGA中ALTLVDS_TX核外部pll模式调试【连载5 】

我的开发环境:quartus13.1lvds连载4博文中,使用的是lvds核调用PLL的方式,这样一组lvds发送端口需要一个PLL,比较浪费资源。其实在使用ALTLVDS核时,还可以使用External PLL(外部pll),使用外部pl...

MicroCos操作系统及其实际应用【1】

我的开发环境:Quartus II 13.1 (64-Bit) + Nios II 13.1 Software Build Tools for Eclipse 由于工程项目比较复杂,需要在nios里进行的较复杂的操作,要进行一些非实时的计...

lvds在FPGA中的使用-板级调试【连载4】

这段时间弄毕业设计,没怎么写总结,看了看,有段时间没写博客了。趁着周末,写上一篇lvds调试文章,接着之前写的lvds连载系列,说说近期调试中遇到的一些问题。电路板加工焊接回来后,先检查焊接、测试电源,FPGA程序下载及固化,各种调试。好了...

中值滤波matlab及FPGA实现

中值滤波是一种统计排序滤波器,它使用一个像素领域中的灰度级的中值来代替该像素的值,对于某些类型的随机噪声,中值滤波可提供良好的去噪能力,且比相同尺寸的线性平滑滤波器带来的模糊更少。对于单极性或者双极性脉冲噪声,中值滤波尤其有效,因此...

高斯滤波matlab及FPGA实现

高斯滤波是一种线性平滑滤波,适用于消除高斯噪声,广泛应用于图像处理的减噪过程。通俗的讲,高斯滤波就是对整幅图像进行加权平均的过程,每一个像素点的值,都由其本身和邻域内的其他像素值经过加权平均后得到。 高斯滤波器使用模块确定的领...

lvds_tx核与lvds_rx核的使用【连载3】

我的开发环境:quartus13.1altlvds_tx/ altlvds_rx核实际上是个并串/串并转换器,在使用altlvds_tx/ altlvds_rx核时,一定要先在quartus ii中新建工程,编译并分配管脚,看编译能否通过,...

基于FPGA的原理图PCB设计【连载5】——Swap pin设计技巧

FPGA管脚非常多,在原理图设计中,常常先大致进行PCB草图布局,然后根据布局结果进行原理图电气连接,例如,SDRAM离bank3比较近,那么就将SDRAM在原理图中都连到bank3上。这样看似在进行PCB设计时已没什么问题,但是FPGA管脚太多,有时考虑走线方便以及特殊走线等问题,

基于FPGA的原理图PCB设计【连载4】——PCB设计

原理图画完,就进入PCB了,allegro通过网表(netlist)的方式将原理图信息导入到PCB。关于FPGA的PCB设计几乎纯粹是体力活了,大致步骤如下1.PCB库文件下载2.设置层叠结构3.设置约束,包括线宽、线距、走线的过孔的距离,过孔和焊盘的距离等4.器件摆放,包括器件对齐等操

基于FPGA的原理图PCB设计【连载3】——电源供电方案选择

由于FPGA的可编程性,同一芯片在不同应用需求下,使用的逻辑资源不一样时,功率可能会有很大差别,因此在不同应用下可根据功率等来选择不同电源方案。之前看到看过大牛crazybingo写的一篇关于电源方案的博文,地址如下:http://blog...

基于FPGA的原理图PCB设计【连载2】——原理图设计

我的开发工具:Cadence 16.6,所用 FPGA为Altera家的。 画FPGA原理图需准备以下资料:(1) 原理图库文件(2) 芯片手册(3) Pin out file原理图库文件可以从官网上下载,比如我用cadence画Alter...

基于FPGA的原理图PCB设计【连载1】

我的开发工具:Cadence 16.6,所用 FPGA为Altera家的。之前也做过FPGA原理图和PCB设计,不过没有很好地形成文档,前期博文中也提到过,本人小硕,如若顺利明年3月份毕业,毕业设计的硬件部分主要是8层刚挠结合板设计,现在已...

基于nios的串口通信uart设计

开发环境:Quartus II 13.1 (64-Bit) + Nios II 13.1 Software Build Tools for Eclipse Uart(通用异步收发器,也称异步串口)主要用于作通信,既然有异步通信,那一定有同...