特权同学

以太网,FPGA就一定能搞定系列之IPRAW模式通信

以太网,FPGA就一定能搞定系列之IPRAW模式通信本系列博文节选自特权同学的FPGA开发电子书《SF-CY3FPGA套件开发指南》。最新设计文档下载地址:http://pan.baidu.com/s/1em79m1概述本实例的硬件系统和上一

【技术分享】以太网,FPGA就一定能搞定系列之MACRAW模式下的ARP请求

以太网,FPGA就一定能搞定系列之MACRAW模式下的ARP请求本系列博文节选自特权同学的FPGA开发电子书《SF-CY3FPGA套件开发指南》。最新设计文档下载地址:http://pan.baidu.com/s/1em79m1概述如图所示,这是本实例

【技术分享】以太网,FPGA就一定能搞定系列之芯片基本通信

以太网,FPGA就一定能搞定系列之芯片基本通信本系列博文节选自特权同学的FPGA开发电子书《SF-CY3FPGA套件开发指南》。最新设计文档下载地址:http://pan.baidu.com/s/1em79m1概述

【技术分享】以太网,FPGA就一定能搞定系列之芯片测试

以太网,FPGA就一定能搞定系列之芯片测试本系列博文节选自特权同学的FPGA开发电子书《SF-CY3FPGA套件开发指南》。最新设计文档下载地址:http://pan.baidu.com/s/1em79m1概述CH395原厂提供了一个简单的基于PC的串口调试工具DEBUG395。因此我们

【技术分享】以太网,FPGA就一定能搞定系列之概述篇

以太网,FPGA就一定能搞定系列之概述篇本系列博文节选自特权同学的FPGA开发电子书《SF-CY3FPGA套件开发指南》。最新设计文档下载地址:http://pan.baidu.com/s/1em79m1概述如图所示,SF-NET子板围绕CH395芯片,一端通

《SF-CY3 FPGA套件开发指南Ver6.18 (by特权同学)》下载

最新《SF-CY3FPGA套件开发指南Ver6.18(by特权同学)》FPGA片内存储器应用实例已经全部完善。下载地址:http://pan.baidu.com/s/19ohvq#0-tsina-1-484-397232819ff9a47a7b7e80a40613cfe15.6逻辑(Verilog)实例18——FPGA片内存储器应用之ROM..1645.6.1FPGA片内存储器概

基于DMA组件的SD卡数码相框

基于DMA组件的SD卡数码相框本实例发布于《SF-CY3FPGA套件开发指南Ver6.15(by特权同学).pdf》中,下载地址:http://pan.baidu.com/share/link?shareid=1370802231&uk=218459705110.12.1功能概述&nbsp

时序分析基础与时钟约束实例(3)

时序分析基础与时钟约束实例(3)文中实例配套SF-CY3开发套件。更多内容请参考《SF-CY3FPGA套件开发指南》。接着,我们要来实际应用这些理论,看看实际工程中如何对这些错综复杂的关系进行分析和处理。如图所示

时序分析基础与时钟约束实例(2)

时序分析基础与时钟约束实例(2)文中实例配套SF-CY3开发套件。更多内容请参考《SF-CY3FPGA套件开发指南》。对于FPGA内部而言,通常我们把它的时序路径分为三类基本的约束路径,即:●输入信号pin2reg●内部信号reg2reg●&nb

时序分析基础与时钟约束实例(1)

时序分析基础与时钟约束实例(1)文中实例配套SF-CY3开发套件。更多内容请参考《SF-CY3FPGA套件开发指南》。何谓静态时序分析(STA,StaticTimingAnalysis)?首先,设计者应该对FPGA内部的工作方式有一些认识。FPGA的内部结构其实就好比一块PCB板,FPGA的逻辑阵

【嵌入式】VGA接口时序约束-下

VGA接口时序约束-下SF-VGA模块购买地址:http://myfpga.taobao.com/如此这般约束之后,我们可以重新编译一下系统,然后看看约束结果,我们拿到一条setup时间的分析报告。如图所示,数据路径的分析没有啥问题,我

【嵌入式】VGA接口时序约束-中

VGA接口时序约束-中SF-VGA模块购买地址:http://myfpga.taobao.com/好,有了这些信息,我们可以分析一下这个接口的时序要求,然后对其进行约束。这个输出的信号,其实是很典型的源同步接口,它的时钟和数据都是

【嵌入式】VGA接口时序约束-上

VGA接口时序约束-上SF-VGA模块购买地址:http://myfpga.taobao.com/SF-VGA模块板载VGA显示器DA转换驱动芯片AVD7123,FPGA通过OUPLLN连接器驱动ADV7123芯片产生供给VGA显示器的色彩以及同步信号。SF-CY3核心模块

【嵌入式】CMOS Sensor接口时序约束

CMOSSensor接口时序约束详细的文档请参考:http://group.chinaaet.com/273/72983SF-CY3/SF-SENSOR/SF-LCD开发套件:http://myfpga.taobao.com/FPGA工程的功能框图如图所示。上电初始,FPGA需要通过IIC接口协议对摄像头模块进行寄存器初始化配置。这个

【再说FPGA】基于In-System Memory Content Editor的LCD实时显示字符更改

基于In-SystemMemoryContentEditor的LCD实时显示字符更改本文来自《SF-CY3FPGA套件开发指南Ver3.00》7.5节的工程实例设计文档最新的文档下载请到以下链接查看:http://group.chinaaet.com/273/72983QuartusII中