PC2103的PWM编程
LPC2103的PWM编程在PINSEL0/1寄存器中设置好需要输出PWM波的管脚功能；CTCR寄存器设置为定时器模式（默认复位值即可）；开启PWMCON中相应的MAT位输出PWM功能；设置PWM定时时间和占空比等参数：设置PR寄存器值，即PCLK分频系数，分频后时钟作为TC的计数时钟；设置
发表于 6/4/2010 8:39:05 PM
阅读（24738）
LPC2103之中断向量控制器
中断向量控制器VectoredInterruptController(VIC)控制32个中断请求输入，并且可编程的将这些中断分成三类：FIQ,vectoredIRQ,andnon-vectoredIRQ。快速中断请求FastInterruptreQuest(FIQ)有最高的优先级。如果有一个以上的请求被分配到FIQ，VIC将它们的请求相或以产生FIQ
发表于 6/4/2010 2:21:05 PM
阅读（3553）
Testbench——关于变量的定义
在编写testbench时，关于变量的定义常犯的错误就是将一个定义的全局变量应用到了两个不同的always块中（如例1所示），那么由于这两个always块独立并行的工作机制，很可能会导致意想不到的后果。例1：integeri;alwaysbeginfor(i=0;i<32;i=i+1)begin
发表于 6/4/2010 2:19:31 PM
阅读（3880）
Testbench--关于注释
1.好的注释可以改善代码可维护性。注释的主要目的就是为了显著改善代码的可维护性。2.过时或错误的注释带来了（代码查看者）思维的混乱，这远比没有注释更糟糕。代码注释时一个最
发表于 6/4/2010 2:17:28 PM
阅读（3173）
LPC2103之timer0 ang timer1
定时器/计数器有计划的在外设时钟（PCLK）或者外部提供的时钟下进行循环计数，它可以基于四个匹配寄存器有选择的在指定的定时值到达后产生中断或者执行其它操作。它也括了四路捕获输入，用于捕获变化信号的定时值，可选择的产生中断。Pindescription
发表于 6/4/2010 2:08:13 PM
阅读（11424）
LPC2103之外部中断寄存器
LPC2101/02/03最多包含了三个外部中断输入作为可选择的管脚功能。管脚进行组合后，外部事件可以处理成三个独立的中断信号。外部中断输入能够可选择的用于将处理器从低功耗模式下唤醒。此外，10个捕获输入没有可选择的将器件从低功耗模式唤醒功能，但也能够被用于外部中
发表于 6/4/2010 1:59:04 PM
阅读（3290）
LPC2103之看门狗定时器
WatchDogTimer(WDT)page225看门狗定时器的定时范围为TPCLKx256x4到TPCLKx232x4)。看门狗定时器的设置步骤如下：1.在WDTC寄存器设置看门狗定
发表于 6/4/2010 1:50:00 PM
阅读（3369）
异步复位、同步释放
FPGA设计中常见的复位方式即同步复位和异步复位。在深入探讨亚稳态这个概念之前，特权同学也并没有对所谓的同步复位和异步复位有太多的注意，而在实践中充分感受了亚稳态的危害之后，回过头来细细品味《VerilogHDL设计与验证》一书中关于复位的章节，可谓受益匪浅。&nbs
发表于 6/4/2010 1:48:39 PM
阅读（3240）
LPC2103之PLL寄存器
发表于 6/3/2010 2:03:16 PM
阅读（3619）
LPC2103的GPIO使用
发表于 6/3/2010 1:59:08 PM
阅读（4133）
Clock Specification—— Derive Clock Uncertainty
发表于 6/3/2010 1:40:48 PM
阅读（5821）
Altera调用Modelsim仿真奇怪的复位问题
发表于 6/3/2010 1:35:54 PM
阅读（3712）
读SRAM时序约束分析
发表于 6/3/2010 1:34:07 PM
阅读（5178）
深入剖析IO约束续——Output Minmum Delay的计算
特权同学在《深入剖析IO约束》一文中提出了对Altera官方基础教程里给出的OutputMinmumDelay计算的不同看法。同时也和riple兄进行了一番讨论，结果发现确实是Altera在这里的计算方法有误。而凑巧的是，特权同学在进一步观看Altera官方的《SourceSynchTiming》培训中找到
发表于 6/2/2010 2:36:35 PM
阅读（4550）
Clock Specification——Clock Effect Characteristics
QuartusIIHandbook,Volume36-39影响时钟特性ClockEffectCharacteristicscreate_clock和create_generated_clock命令产生不涉及板级影响的理想时钟。这个章节描述如何计算影响时钟特性的时钟延时（clocklatency）和时钟不确定时间（clockuncertainty）。
发表于 6/2/2010 2:29:36 PM
阅读（4348）
