vivado中通过AXI配置可调时钟输出
项目需要：实现一个可调的时钟，来探测实验对象的速率边界。范围1mhz-50mhz。现在时钟的产生一般都是PLL(Phase Locked Loop)实现的。锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成。模拟...
发表于 11/16/2016 4:27:26 PM
阅读（13747）
