riple-电子技术应用-AET-中国科技核心期刊-最丰富的电子设计资源平台

最近在思考一些问题，有了一些想法，准备深入挖掘一下。唯恐遗漏，先记在这里。1.时序收敛的手段和原理（完成），《深亚微米FPGA结构与CAD设计》读后感（延后）。2.以前设计的跨时钟域接口电路毛刺滤除逻辑的优缺点分析。3.Tcl语言在QuartusII编译中的使用。4.Modelsim

发表于 4/29/2010 2:54:04 PM 阅读（1868）

riple