Verilog中参数传递用法
以前发的博客中说要补参数传递的用法，现在用到了才想到补，哎....话不多说，补上。直接上例子说明吧。底层模块中：moduleA#（parametera=32'd0,b=32'd0)(inputclk,outputcnt)............endmodule其中a,b为定义的底层模块的参数，默认值为32'd0.在顶层模块中调用：A#(
发表于 2015/6/4 11:30:17
阅读（5680）
搞定Verilog中的generate ，参数传递，for的用法
新工作第一天，看了看别人的代码，发现自己对于Verilog语言还是有很多不清晰的地方，谨以此篇博客。希望自己能够搞清楚一些不清晰地东西。即使将来忘了回过头来再看看也能够马上回忆起来。废话结束。上正文。Verilog-1
发表于 2015/3/31 0:05:58
阅读（18223）
