vivado多线程编译
vivado多线程编译实现方法最近基于vivado开发V7的逻辑，编译一把速度需要很长时间，一直在想办法解决这个问题，但是基本没找到什么好的方法。现在电脑配置已经很牛逼了，可是需要的时间还是很长，因此在找有没有能够充分利用电脑资源来提升编译速度的东西。
发表于 6/9/2015 6:58:27 PM
阅读（8867）
vivado常用约束
最近刚开始使用vivado，当然逻辑开发的东西都一样justVerilog，都一样，但是一些约束的语法跟以前不太一样，这里记录下我使用中遇到的一些不懂的语法，希望能够帮助自己的同时帮助一下其他同学~~~set_false_path：在FPGA设计中，并不是所有的路径都需要做时序分析
发表于 5/19/2015 1:22:07 PM
阅读（7506）
