weiqi7777

dvteclipse配置RUN(四)

DVT可以配置run功能,直接在DVT中,运行仿真任务。工程右键,RunAs->RunConfigurations。demo工程,预设了几个RUN配置。以支持debug模式,run模式,以及不同的仿真工具。右下角,配置RUN的命令。这里是执行make命令。sh–c,说明以bash解释器,来执行后面的命令。在S

dvteclipse软件使用(三)

下面,简单介绍下,该软件的一些功能。一、自动补全输入一部分,按ctrl+空格,就会弹出对话框,进行选择,要自动补全的内容。DVT还支持,缩写补全,比如上面的uvm_table_printer,可以输入u_t_p,然后按ctrl+空格,就会自动补全成uvm_table_printer。二、显示类的类型层

dvteclipse打开demo工程(二)

下面,介绍一下,该软件如何打开demo工程。在终端,输入dvt,就会启动dvt软件。打开软件后,在左上角工程目录,会自动出现2个文件夹。其中DVT-Examples,里面是软件提供的demo工程,可以使用这些demo,来熟悉工具的使用。展开,选择systemverilog下的uvm-1.2_ubus工程。

dvteclipse工具简介(一)

这几天,在公司体验了开发verilog,systemverilog,UVM的IDE,真是不用不知道,一用吓一跳,该IDE的功能真是太强大了,简直是开发verilog,systemverilog,UVM的神器。该工具的官方网站如下:https://www.dvteclipse.com/该网页上的DOCS,介绍了该软件的使用方法。该软

ARMv8的CPSR

ARM处理器,有一个寄存器,叫CPSR,保存了当前的处理器状态。但在ARMv8中,AArch64(以下简称A64)和AArch32(以下简称A32)对于这寄存器,有不同的规定。一、A64在A64中,不在使用单一的CPSR寄存器,来保存当前处理器状态,而是用PSTATE来保存处理器状态。PSTATE,包括

system verilog变量定义编译失败

sv中,变量定义,要放在程序的最开头。比如如下:这样,编译才能成功。但是如果,变量定义没有放在最前面,而是放到了赋值语句之后,就会编译报错:VCS编译,就会出现如下错误:Error-[SE]SyntaxerrorFollowingverilogsourcehassyntaxerror:"test.sv",7:tokenis'int'int