vcs编译systemverilog并且用verdi查看波形
使用vcs编译仿真systemverilog，生成fsdb，然后用verdi查看波形。
发表于 7/12/2016 10:14:26 PM
阅读（25985）
使用NCVERILOG仿真mos数字电路
在cadence中，使用mos管和电阻构建了数字电路，但是要对这电路进行功能仿真，仿真的激励也比较复杂，不能使用简单的信号源产生，这个时候，就会考虑使用verilog，编写testbench来进行仿真。但是电路是由mos管构成的，是不能直接进行verilog仿真的，就需要进行一定的转换
发表于 3/10/2015 3:04:44 PM
阅读（4076）
MOS管子参数计算
对于一个MOS电路来说，计算的话，有两个参数是比较重要的。一个是vth，一个是UnCox。不考虑其他效应。如果有一个工艺库，就要知道工艺库的这两个参数。一种方法直接
发表于 8/5/2014 9:25:12 PM
阅读（7706）
Cadence之计算器
Cadence的计算器可是个好东西，能帮助我们分析结果。计算器可以从仿真得出的数据，进行计算，从而得到我们想要的东西。1、计算我们得到波形的频率
发表于 8/5/2014 7:48:10 PM
阅读（18776）
VCS使用学习
最近在学习VCS，现将VCS的一些使用心得记录下来。VCS是synopsys的仿真verilog的仿真器。基于linux系统。有命令行模式和图形化模式。图形化
发表于 8/2/2014 11:08:22 PM
阅读（28578）
Cadence使用
从现在开始，手把手教使用cadence。这里以实现D触发器（上升沿触发）为例程。这里用的库是TSMC_0.18UM_PDK，0.18的库。从eetop下载的库。此库只可用于学习用。首先，下载TSMC_0.18UM_PDK到linux下并解压。在用户目录下新建文件夹，这里我用的是lujun命名，然后将TSMC_0.
发表于 4/25/2014 1:02:21 PM
阅读（6956）
Cadence NC_verilog仿真
NC可用于数模混合仿真，即用verilog语言给画的电路图添加输入激励信号，然后查看输出信号，以验证电路是否正确。。首先，nv虽然在cadence里面有集成，但是cedence自带没有verilog的仿真器，因此需要装verilog仿真器，也就是IUS。这里所用的是IUS9.IUS需要破解，破解方法
发表于 4/25/2014 12:52:01 PM
阅读（11147）
