verilog存储器详解
存储器是一个寄存器数组。存储器使用如下方式说明：reg [ msb: 1sb] memory1 [ upper1: lower1],memory2 [upper2: lower2],. . . ；例如：reg [0:3 ] MyMem [0...
发表于 3/23/2016 11:37:19 AM
阅读（2265）
