最新博文
0
推荐 2715
阅读
推荐 2715
阅读
组合逻辑和时序逻辑的区别
数字电路根据功能可分为组合逻辑电路和时序逻辑电路，组合逻辑电路在任何时刻的输出只与当前时刻的输入有关，与电路原来状态无关，时序逻辑电路的输出不仅与当前的输入有关，还取决于电路原来的状态
0
推荐 3317
阅读
推荐 3317
阅读
0
推荐 5792
阅读
推荐 5792
阅读
MiZ702学习笔记3——熟悉Vivado开发流程从PL开始
废话不说，直接进入主题～～～1、选择菜单栏File->NewProject:2、为工程取名3、选择RTL项目4、由于MiZ702和zed高度兼容，我们不妨试试直接选择ZedBoard，当然这仅仅是个尝试哈哈，如果是比较严谨的项目，还是跟新芯片型号选择。5、完成工程就创建好了，我们来看下主
0
推荐 3700
阅读
推荐 3700
阅读
新书封面定型了！！！
上次出版社给了两个选择方案，得到了广大网友的肯定，同时也收到了很多网友的建议和意见。我跟出版社在综合各种建议和意见的基础上重新编辑并选择了封面，这次是定型后的封面了，希望大家能够喜欢，也非常感谢给出建议和意见的各位网友。
0
推荐 7583
阅读
推荐 7583
阅读
【原创】Spartan6之蛋疼的时钟管理模块
忙了两个多月的毕业设计，有好长的一段时间没写过博客了。不过，在做毕设的过程中学到很多的东西，包括代码规范、文档规范、对设计的优化技巧等，最后也获得了相应的回报---毕设被评为优秀和创新。以为毕设搞定后就会很轻松，但我错了，事情又被排满了。呵
0
推荐 4945
阅读
推荐 4945
阅读
MiZ702学习笔记2——奔跑吧vivado
上一节一上来就是Linux，不是炫耀我们的MiZ702能跑Linux，而是为了方便的把外设一次性测试完。大家都知道MiZ702精华在于FPGA与ARM的完美融合，就像太极一样阴阳调和——软中有硬，串并结合！FPGA，ARM浑然一体，各司其职，可谓无所不能。正所谓，工欲
0
推荐 4062
阅读
推荐 4062
阅读
MiZ702学习笔记1——奔跑吧Linux
刚拿到MiZ702，就被他的“外貌”深深的吸引，核心板加底板的形式让她看上去，强大而神秘～～华丽的外表之下是否有着与之相当的内含呢，我们拿Linux将其检验一番！板载的TF卡里已经为我们准备好了，启动文件，以及镜像文件。只要打开电源Linux就可以在MiZ702上流畅运行。
0
推荐 4437
阅读
推荐 4437
阅读
fpga TB中调用txt数组文件，方便测试
（最近左手受伤，只能单手打字，所以写得比较乱，暂时不改了，大家凑合着看，有疑问的地方，或者不对的地方欢迎指正！）优点：在TB中调用.txt文件，用于实现输入值的变化，方便测试多种case。可以使用always语句对addr赋值，reg&nb
0
推荐 23768
阅读
推荐 23768
阅读
Intel收购Altera——谁拯救谁？
过两百了，不得不写几个字。先写着，慢慢填坑。分割线——————————————————————————————————————————————Intel收购Altera最终尘埃落定，这其实也算是意料之中的事情。毕竟二者已经眉来眼去很久了。早在N年前，SoC-FPGA还没
0
推荐 6219
阅读
推荐 6219
阅读
《必胜决》--献给所有的爱FPGA的小伙伴们
《必胜决》黎明即起，鸡叫之前。语文英语，大声诵念。还没睁眼，已念多遍。数理公式，牢记心间。公式难背写手背，有事没事抬手记。上课争坐第一排，课上讲评要听细。多跟好生谈理想，不与差生闲扯蛋。单词多了别心烦，分片分组来攻占。名人名言多摘抄，作文分数少低不了
0
推荐 26064
阅读
推荐 26064
阅读
独立的FPGA公司走向消亡？
浏览已过200，开始继续写了。分割线————————————————————————————————————首先，需要声明一点：我这里讨论的是独立的FPGA公司是否走向消亡，严格的说是在讨论类似Altera、Xilinx这样以FPGA器件为主要甚至唯一的产品的IC公司是否会
0
推荐 3817
阅读
推荐 3817
阅读
论FPGA建模，与面向对象编程的相似性
很久没有写FPGA方面的博客了，因为最近一直在弄一个绘图的上位机。我觉得自己建模思想还不错，但是面向对象思维总是晕的。突然有一天发现，两者居然有这么对共同之处，完全可以相互启发啊。就简单聊下,抛
0
推荐 3926
阅读
推荐 3926
阅读
【原创】generate你会用吗？
在我们的FPGA设计中，常常会对某些信号进行多级的缓存或进行多级类似的操作，如果不采取适当的技巧，就会是我们的设计代码变得冗余、不好维护。本博文提出的generate将可以解决这个问题。为了更加直观表现出使用generate的好处，接下来给出使用generate前后的代码描述。
0
推荐 3861
阅读
推荐 3861
阅读
【原创】IP核的输出细节
前段时间，在做毕设的过程中，有一个功能模块调用了乘法器IP核并用modelsim对其进行功能仿真，发现其输出结果不同步了。现在来看看究竟发生了什么？假设乘法器IP核的参数设置如下图所示：其VerilogHDL例化代码如下所示：`timescale1ns/1ps/****************************
0
推荐 5937
阅读
推荐 5937
阅读
基于FPGA的电压幅度测量（AD7476A）
基于FPGA的电压幅度测量（AD7476A）——两忘而化其道（fei199311）〇、开篇前言这次参加学校的校内电子设计比赛，负责电路测量模块的设计。本次设计初期，原想不会有太多问题，不过在设计过程中，发现了不少问题，主要是自己的问题-_-|||。一、名词解释AD转换：AD
