时序分析基础与时钟约束实例（1）
时序分析基础与时钟约束实例（1）文中实例配套SF-CY3开发套件。更多内容请参考《SF-CY3FPGA套件开发指南》。何谓静态时序分析（STA，StaticTimingAnalysis）？首先，设计者应该对FPGA内部的工作方式有一些认识。FPGA的内部结构其实就好比一块PCB板，FPGA的逻辑阵
发表于 7/13/2013 9:42:25 AM
阅读（3952）
