Felix

技术源于积累,成功始于执着! 个人邮箱:justlxy@mail.dhu.edu.cn QQ:1576109464

【转】差分晶振LVPECL、LVDS、CML和HCSL输出模式介绍

常见的查分晶振支持的信号类型有LVPECL(低电压正发射极耦合)逻辑),LVDS(低电压差分信号),CML(电流模式逻辑)和HCSL(HighSpeed当前指导逻辑)。

推荐一份关于LVDS的学习资料

LVDS接口最早由美国国家半导体(National Semiconductor,NS)提出,该公司于1997年发布了第一版的LVDS Owners Manual。后来,NS被TI收购,该文档目前由TI维护,最新的版本为2008年更新的第四版。可以在TI的网站上免费下载到:www.ti.com/lvds。

Lattice FPGA 7:1 LVDS 接口

包括多个数据位和时钟的源同步接口已经成为电子系统中移动图像数据的常用方法。一个通用的标准是7:1 LVDS接口(用于通道连接,扁平电缆连接和摄像机连接),这已成为许多电子产品,包括消费电子设备、工业控制、医疗,汽车远程信息处理中的通用标准。如Sony的ECX337 OLED采用的就是7:1 LVDS的接口。7:1 LVDS信号示意图如下: