关于Altera的Nios II和Qsys
从SOPC到Qsys，Altera公司软件的更新频率还算高，同时，Qsys也一直有变化，每个版本都有新的IP核加入。Avalon总线的标准虽然没有太大变化，但是文档也一直在修订之中，其中也有一些变化，比如去掉了AvalonMMInterface去掉了多余的chipselect信号，而
发表于 1/14/2015 2:59:52 PM
阅读（6666）
几个处理器软核在FPGA上的使用
自从有了FPGA类的器件，数字电路设计者就可以在这类器件上实现规模很大的数字电路的设计，即所谓半定制ASIC。似乎FPGA可以在数字电路的领域里几乎“为所欲为”（当然一些要求高的场合还需要ASIC来实现）。正是因为FPGA的灵活性，我
发表于 1/12/2015 9:58:34 AM
阅读（10178）
SDRAM工作时序及控制器设计
我们在很多地方都能看到SDRSDRAM（同步动态随机存储器）的身影,现在可以找到很多成熟的IP核，但对于熟悉FPGA或者AISC设计，或是学习HDL，写个SDRAM控制器是个很好的练习机会，同时也顺便熟悉一下DRAM厂商的产品内部结构，看看与书本上写的有何变化，
发表于 1/12/2015 9:50:43 AM
阅读（3563）
OpenMSP430 on Xilinx XC6LX16
以前曾经在AlteraFPGA上使用OpenCore上面的OpenMSP430，成功运行了一些测试程序。最近闲来无事，正好手头有一个Spartan6的xc6lx16的FPGA，也把OpenMSP430搞上去跑一下吧。配置如下，时钟50MHz，单板晶振提供，指
发表于 1/8/2015 4:18:14 PM
阅读（7815）
