最新博文
0
推荐 2600
阅读
推荐 2600
阅读
SystemVerilog面临之挑战和机会
随着设计日益复杂、IC产能扩大、费用和风险升高、停滞(甚至下降)之工程生产力、及缩减之产品问世时间，IC相关产业目前环聚了各种高阶设计、验证、及侦错语言。这些语言建立在过去之经验和教训上，整合了近来之成功经验，并且为创新设计、验证、及侦错展开了大门。
0
推荐 2836
阅读
推荐 2836
阅读
SystemVerilog已在验证领域立稳脚跟
简单明了的Verilog硬件描述语言是一种纯粹的为IC设计人员开发的语言，它包含用于生成一个综合到门级所需IC网表的所有构件。但是对今天极度复杂的IC设计而言，它已无法满足验证领域的需求。几年前，Accellera的SystemVerilog工作组开始寻求在Verilog基础之上创建一种新的
0
推荐 1864
阅读
推荐 1864
阅读
FPGA设计的四种常用思想与技巧1
本文讨论的四种常用FPGA/CPLD设计思想与技巧：乒乓操作、串并转换、流水线操作、数据接口同步化，都是FPGA/CPLD逻辑设计的内在规律的体现，合理地采用这些设计思想能在FPGA/CPLD设计工作种取得事半功倍的效果。FPGA/CPLD的设计思想与技巧是一个非常大的话题，由于篇幅所
0
推荐 1888
阅读
推荐 1888
阅读
FPGA设计的四种常用思想与技巧2
流水线操作设计思想首先需要声明的是，这里所讲述的流水线是指一种处理流程和顺序操作的设计思想，并非FPGA、ASIC设计中优化时序所用的“Pipelining”。流水线处理是高速设计中的一个常用设计手段。如果某个设计的处理流程分为若干步骤，而且整个
0
推荐 2401
阅读
推荐 2401
阅读
verilog设计点滴经验，对fpga设计人员很有好处
因为Verilog是一种硬件描述语言，所以在写Verilog语言时，首先要有所要写的module在硬件上如何实现的概念，而不是去想编译器如何去解释这个module.比如在决定是否使用reg定义时，要问问自己物理上是不是真正存在这个register,如果是，它的clock是什么?D端是什么？Q端是
0
推荐 5987
阅读
推荐 5987
阅读
Quartus的文件后缀说明
.v------------------verilog文件.vhd-----------------vhdl文件.qpf-----------------quartus工程文件.vwf-----------------矢量波形文件.bsf-----------------块符号文件.rpt-----------------报告文件.
0
推荐 2511
阅读
推荐 2511
阅读
如何编写testbench的总结（非常实用的总结）
如何编写testbench的总结（非常实用的总结）1．激励的设置相应于被测试模块的输入激励设置为reg型，输出相应设置为wire类型，双向端口inout在测试中需要进行处理。方法1：为双向端口设置中间变量inout_reg作为该inout的输出寄存，inout口在testbench中要定义为wir
0
推荐 2139
阅读
推荐 2139
阅读
做数字逻辑真正的难点是什么？
开门见山，逻辑设计的难点不在于RTL级代码的设计，而在于系统结构设计和仿真验证方面。目前国内对可综合的设计强调的比较多，而对系统结构设计和仿真验证方面似乎还没有什么资料，这或许也从一个侧面反映了国内目前的设计水平还比较低下吧。以前总是
0
推荐 1921
阅读
推荐 1921
阅读
怎样才能学好Verilog HDL？
作过的朋友肯定知道，公司里是很强调规范的，特别是对于大的设计（无论软件还是硬件），不按照规范走几乎是不可实现的。逻辑设计也是这样：如果不按规范做的话，过一个月后调试时发现有错，回头再看自己写的代码，估计很多信号功能都忘了，更不要说检错了；如果一个项目
0
推荐 1821
阅读
推荐 1821
阅读
时序是设计出来的！！（转）
我的boss有在华为及峻龙工作的背景，自然就给我们讲了一些华为及altera做逻辑的一些东西，而我们的项目规范，也基本上是按华为的那一套去做。在工作这几个月中，给我感触最深的是华为的那句话：时序是设计出来的，不是仿出来的，更不是湊出来的。在我
0
推荐 2277
阅读
推荐 2277
阅读
Verilog HDL代码描述对状态机综合的研究
1引言VerilogHDL作为当今国际主流的HDL语言,在芯片的前端设计中有着广泛的应用。它的语法丰富,成功地应用于设计的各个阶段：建模、仿真、验证和综合等。可综合是指综合工具能将VerilogHDL代码转换成标准的门级结构网表,因此代码的描述必须符合一定的
0
推荐 2448
阅读
推荐 2448
阅读
verilog 设计经验
一、组合逻辑1、敏感变量的描述完备性Verilog中，用always块设计组合逻辑电路时，在赋值表达式右端参与赋值的所有信号都必须在always@(敏感电平列表)中列出,always中if语句的判断表达式必须在敏感电平列表中列出。如果在赋值表达式右端引用了敏感电平
0
推荐 3013
阅读
推荐 3013
阅读
Verilog学习笔记
般认为VerilogHDL在系统级抽象方面比VHDL略差一些，而在门级开关电路描述方面比VHDL要强的多写了第一个verilog程序，是一个加法器内容如下moduleadder(count,sum,a,b,cin);input[2:0]a,b;inputcin;outputcount;output[2:0]sum;assign{count,sum}=a+b+cin;endmodule开始
0
推荐 2523
阅读
推荐 2523
阅读
初学者如何学习FPGA
产品，还是通信行业、工业自动化、汽车电子、医疗器械等领域无处不在。从1985年第一颗FPGA诞生至今，FPGA已经过去了20多个年头，从当初集成几百个门电路到现在的几百万门、几千万门……，从原来的上千元的天价到现在几元的超低价，发生了翻天覆地的变化，所
