最新博文
0
推荐 3389
阅读
推荐 3389
阅读
HCS08入门之——蜂鸣器实验
该实验非常简单，就是通过IO口输出高电平使蜂鸣器发出蜂鸣声。本实验主要学习IO口的几个寄存器用法：1、IO口数据寄存器PTxD，对应的值为0时是低电平，为1时是高电平。单个使用是PTxD_PTxDn（x为A、B、C、D……，n为1、2、3……），本例中的“PTCD_PTCD2=1;”等效于“PTC
0
推荐 3186
阅读
推荐 3186
阅读
HCS08入门之——看门狗
实验现象1打开源代码文件下的复位实验下的复位实验.mcp。2单击进入调试环境窗口。进入调试窗口后，程序停止在“EnableInterrupts;/*enableinterrupts*/”语句。该过程其实已经执行完start08.c程序。3在调试窗口中单击强制复位按钮，观测Register窗口：寄存器窗口从上面
0
推荐 4161
阅读
推荐 4161
阅读
0
推荐 3948
阅读
推荐 3948
阅读
飞思卡尔kinetis学习资料之TSI模块
先来看点儿视频教程，老美真的很有才啊，放松一下KinetisK70MCU:FPU演示(04:49分钟)Kinetis120MHzK10/20/60/70MCUs的浮点单位概述KinetisK70MCU:LCD演示(05:14分钟)KinetisK70系列LCD控制模块包括基本PEG演示的概述KinetisK50微控制器ARMCortex
0
推荐 4242
阅读
推荐 4242
阅读
0
推荐 5341
阅读
推荐 5341
阅读
codewarrior10.2集成开发环境
飞思卡尔最新推出了codewarrior10.2集成开发环境，这个开发环境集成了飞思卡尔coldfire、coldfire+、DSC、kinetis、qorivva、PX、rs08、s08以及s12z系列处理器开发工具。Eclipse提供了一个十分优秀的架构，它逐渐被众多嵌入式软件供应商所采用。在codewarrior10.2中软件
0
推荐 5026
阅读
推荐 5026
阅读
同步降压调节器ADP2118的简单应用
同步降压调节器ADP2118的简单应用伴随着许多低功耗器件的应用，越来越多的降压调节器芯片很受电子工程师们的亲睐，在这里我向大家推荐一款我用过的同步降压调节器芯片ADP2118，具有低静态电流、同步、降压DC-DC调节器，特别是其4mm×4mm的LFCP封
0
推荐 3599
阅读
推荐 3599
阅读
四位二进制计数器
//四位二进制计数器modulecount(Q,clock,clear);//输入/输出端口output[3:0]Q;inputclock,clear;//输出变量Q被定义为寄存器类型reg[3:0]Q;always@(posedgeclearornegedgeclock)beginif(clear)Q<=4d0;//为了能生成诸如触发
0
推荐 4663
阅读
推荐 4663
阅读
行为级case语句描述的四选一多路选择器
行为级描述的四选一多路选择器//四选一多路器，器端口列表完全根据输入/输出图编写modulemux4_to_1(out,i0,i1,i2,i3,s1,s0);//根据输入/输出图的端口声明outputout;inputi0,i1,i2,i3;inputs1,s0;//输出端口被声明为寄存器类型的变量regout;//若输入信号改变，则重新计算
0
推荐 4938
阅读
推荐 4938
阅读
行为级case语句描述的四选一多路选择器
行为级描述的四选一多路选择器//四选一多路器，器端口列表完全根据输入/输出图编写modulemux4_to_1(out,i0,i1,i2,i3,s1,s0);//根据输入/输出图的端口声明outputout;inputi0,i1,i2,i3;inputs1,s0;//输出端口被声明为寄存器类型的变量regout;//若输入信号改变，则重新计算
0
推荐 5856
阅读
推荐 5856
阅读
用循环生成语句描述的脉动加法器
//本模块生成的是一个门级脉冲加法器modulefpgaceshi(co,sum,a0,a1,ci);parameterN=4;output[N-1:0]sum;outputco;input[N-1:0]a0,a1;inputci;//本地线网声明语句wire[N-1:0]carry;//指定进位变量的第0位等于进位的输入assigncarry[0]=ci;//什么临时变量//仿真前，循环生
0
推荐 3965
阅读
推荐 3965
阅读
模块时代之ADI实验室电路
模块时代之ADI实验室电路http://bbs.eeworld.com.cn/thread-319463-1-1.html
0
推荐 5084
阅读
推荐 5084
阅读
生成语句对两个N位总线进行按位异或
/*本程序说明了如何使用生成语句对两个N位的总线用门级原语进行按位异或。在这里其目的在于说明循环生成语句的使用方法，其实这个实例如果使用矢量线网的逻辑表达式比用门级原语实现起来更为简单*///本模块生成两条N位总线变量的按位异或。modulefpgaceshi(out,i0
0
推荐 5095
阅读
推荐 5095
阅读
生成块
生成语句可以动态的生成Verilog代码。这一声明语句方便了参数化模块的生成。当对矢量中的多个位进行重复操作时，或者当进行多个模块的实例引用的重复操作时，或者在根据参数的定义来确定程序中是否应该包括某段Verilog代码的时候，使用生成语句能够大大的简化程序的编写
0
推荐 3883
阅读
推荐 3883
阅读
【转】可靠性设计错误与点评
现象一：这块单板已小批量生产了，经过长时间测试没发现任何问题？点评：硬件设计和芯片应用必须符合相关规范，尤其是芯片手册中提到的所有参数（耐压、I/O电平范围、电流、时序、温度、PCB布线、电源质量等），不能光靠试验来验证。公司有不少产品都有过惨痛的教训，产
