最新博文
0
推荐 16857
阅读
推荐 16857
阅读
PCIe扫盲——TLP路由之Address Routing
地址路由（Address Routing）的地址包括IO和Memory。对于Memory请求来说，32bit的地址使用3DW的Header，64bit的地址使用4DW的Header。而IO请求则只能使用32bit的地址，即只能使用3DW的H...
0
推荐 19198
阅读
推荐 19198
阅读
PCIe扫盲——TLP路由之ID Routing
ID 路由（ID Routing）有的时候也被称为BDF路由，即采用Bus Number、Device Number和Function Number来确定目标设备的位置。这是一种兼容PCI和PCI-X总线协议的路由方式，主要用于配置请求（C...
0
推荐 25177
阅读
推荐 25177
阅读
PCIe扫盲——TLP路由（Routing）基础
首先来分析一个例子，如下图所示：当包（Packet）到达Switch的输入端口（Ingress Port）时，端口首先会检查包是否有错误，然后根据包的路由（Routing）信息，来做出以下三种处理方式之一：1、 接受这个包，并自己（Swit...
1
推荐 34368
阅读
推荐 34368
阅读
PCIe扫盲——Type0 & Type1 型配置请求
前面的文章中介绍过有两种类型的配置空间，Type0和Type1，分别对应非桥设备（Endpoint）和桥设备（Root和Switch端口中的P2P桥）。Type0还是Type1是由事务层包（TLP）包头中的Type Field所决定的，而读...
0
推荐 27080
阅读
推荐 27080
阅读
PCIe扫盲——Base & Limit寄存器详解
PCIe扫盲——Base & Limit寄存器详解上一篇文章介绍了Type0型配置空间Header中的BAR的作用和用法，但是PCIe中的桥设备（Switch和Root中的P2P）又是如何判断某一请求（Request）是否属于自己或者自己的...
3
推荐 81511
阅读
推荐 81511
阅读
PCIe扫盲——基地址寄存器（BAR）详解
基地址寄存器（BAR）在配置空间（Configuration Space）中的位置如下图所示：其中Type0 Header最多有6个BAR，而Type1 Header最多有两个BAR。这就意味着，对于Endpoint来说，最多可以拥有6个不...
1
推荐 32579
阅读
推荐 32579
阅读
PCIe扫盲——Memory & IO 地址空间
早期的PC中，所有的IO设备（除了存储设备之外的设备）的内部存储或者寄存器都只能通过IO地址空间进行访问（Intel干的好事）。但是这种方式局限性很大，而且效率低，于是乎，软件开发者和硬件厂商都不能忍了……然后一种新的东西就出来了——MMI...
2
推荐 36322
阅读
推荐 36322
阅读
PCIe扫盲——配置空间的读写机制
需要特别注意的是，PCIe的Spec中明确规定只有Root有权限发起配置请求（Originate Configuration Requests），也就是说PCIe系统里面的其他设备是不允许去配置其他设备的配置空间的，即peer-to-pee...
0
推荐 1627
阅读
推荐 1627
阅读
1
推荐 1710
阅读
推荐 1710
阅读
局部放电测试仪注意事项二
工作原理：局放信号由HFCT 和 TEV传感器进行测定，并经HVPD-Mini™监视器的嵌入式硬件进行处理。该系统可同时获取来自两个HFCT通道和两个TEV通道的信号，以对信号进行次...
0
推荐 1584
阅读
推荐 1584
阅读
局部放电测试仪使用注意事项
局部放电测试仪使用注意事项 局部放电产生的检测信号十分微弱，仅为微伏量级，就数值大小而言，很容易被外界干扰信号所淹没，因此局部放电测试仪试验中必须考虑抑制干扰信号的影响，采取有效的抗干扰措施。 局部...
0
推荐 1732
阅读
推荐 1732
阅读
0
推荐 11529
阅读
推荐 11529
阅读
浅谈嵌入式MCU硬件设计之MCU最小系统电路
MCU正常工作需要的最基本电路，也就是最小系统电路是什么呢？答案是电源电路、复位电路和时钟电路以及程序下载调试接口电路。今天我就结合NXP/Freescale的汽车级MCU来给大家详细介绍一下。
0
推荐 6801
阅读
推荐 6801
阅读
MCU 中断ISR在CodeWarrior 5.1 IDE 中的三种写法
浅谈嵌入式MCU软件开发之S12(X)系列MCU 中断ISR在CodeWarrior 5.1 IDE 中的三种写法
1
推荐 19459
阅读
推荐 19459
阅读
