EDK编程心得
发表于 8/5/2010 9:32:38 AM
阅读（2050）
EAPR(Early-Access Partial Reconfiguration)
发表于 8/4/2010 10:55:07 AM
阅读（2565）
基于Xilinx FPGA 的动态局部重配置（DPR）简介
据我所知到目前为止只有xilinx的FPGA支持动态局部重配置（DPR）。FPGA的重配置（也叫重构）分为全重构和局部重构，全重构是将整体bitstream文件download到FPGA中。局部重构相对复杂，这项技术允许在FPGA内固定逻辑（fixedlogic）正常运行时，对重构区域中的
发表于 8/2/2010 11:19:26 AM
阅读（3069）
基本概念(电子类)(ZZ)
1.什么是BOM2.什么是LDO3.什么是ESR4.什么是TTL5.什么是MOS、NMOS、PMOS、CMOS6.什么是OC、OD7.什么是线或逻辑与线与逻辑8.什么是推挽结构9.什么是MCU、RISC、CISC、DSP10.什么是FPGA和ASIC11.FPGA与CPLD的异同点1.BOM(BillOfMaterial),是制造业管理的重点之一,简
发表于 7/30/2010 10:31:14 AM
阅读（2239）
半加器、全加器、串行进位加法器、并行进位加法器
发表于 7/29/2010 10:10:07 AM
阅读（6222）
VCC VDD VEE VBB VSS的解释(zz)
发表于 7/28/2010 7:21:28 PM
阅读（2906）
EDK中用EMC控制SRAM的方法
OPBEMC——OPB总线上的扩展存储器控制器。1.加OPBEMC的IPCore2.SRAM上有什么引脚就加什么引脚3.加split的IPCORE将OPB总线的地址宽split成和SRAM的address等宽4.手动改mhs文件，加外部引脚（因为xilinx提供的工具实在是不好用啊）5.在ucf中添加外部引脚的约束6
发表于 7/27/2010 5:08:12 PM
阅读（12648）
FPGA配置（3）
TheIEEE1149.1TestAccessPort（TAP）andBoundary-ScanArchitecture,commonlyreferredtoasJTAG。1149.1制定时是为了测试电路板的，后来FPGA使用它来进行配置。配置文件通过边界扫描链下载到FPGA内部。FPGA的JTAG使用4个引脚，TDI数据输入，TDO数据输出
发表于 7/27/2010 11:22:26 AM
阅读（2356）
FPGA配置（2）
将需要存储在SRAM中的数据下载到SRAM中的过程就是配置。Xilinx不同系列的FPGA所支持的下载方式不同。以Virtex2Pro为例，V2P支持一下模式M2M1M0是FPGA的外部引脚，一般连在板子的三组插针上，用跳线帽接地来置0。FPGA读取这三个引脚的值来确定配置模式。Mast
发表于 7/26/2010 9:34:38 PM
阅读（1813）
FPGA配置（1）
FPGA按照编程原理分类：SDRAMFPGA，Flash/EEPROMFPGA，反熔丝FPGA。SDRAMFPGA是我们常用的一种FPGA，每个SDRAM存储一个0、1值，SDRAM用这个0、1电平控制编程开关的通断，既配置文件下载到FPGA内，存储在SDRAM中，这些SDRAM中的值决定某个硬件资源是否与其他资源链接。由
发表于 7/26/2010 3:31:14 PM
阅读（1981）
并口编程
近几天在用并口配置FPGA，参考24a0的JTAG。总结并口编程如下：使用25针并口针方向2，3，4，5，6，7，8，9双向1，14，16，17输出10，11，12，13，15输入18，19，20，21，22，23，24，25地
发表于 7/26/2010 3:30:28 PM
阅读（2492）
再说总线宏
总线宏是重配置中一个很重要的结构。两个相邻的模块只能通过总线宏通信。在active步骤时，各个模块分别布局布线，该模块与其他模块通信的信号线被固定在总线宏的一端，保证可以与总线宏的另一端的模块通信。如果没有总线宏这个结构，则通信的信号线不一定会被布在
发表于 7/25/2010 6:15:52 PM
阅读（2266）
触摸屏
3月7日，21IC在线座谈，CYPRESS公司，“触摸屏技术——兼谈PSoC应用方案”。触摸屏分类：表面声波触摸屏红外触摸屏&nb
发表于 7/25/2010 12:30:20 AM
阅读（2337）
SystemC
2007-03-0915:17:56前些日子开始看SystemC，一直没明白使用SystemC的目的是什么。也在网上找了些介绍的文章，但多是长篇大论，而且有些名词没见过，实在是读不懂。幸好前几天张师兄的一番话使我茅塞顿开。我对SystemC的理解是这样的，因为SystemC是基
发表于 7/25/2010 12:29:27 AM
阅读（2113）
《Verilog HDL 综合实用教程》读书笔记——阻塞与非阻塞(补充)
组合逻辑用阻塞式赋值，时序逻辑用非阻塞式赋值（当对变量的赋值和引用都在同一条always中时，可以采用阻塞式）。阻塞赋值的组合逻辑：regTM,TN,TO,TZ;a
发表于 7/22/2010 7:42:43 PM
阅读（8572）
