专栏
更多>>-
本专栏为博主七夜浮生对FPGA的个人学习经验。
专栏文章
4
推荐 12928
阅读
推荐 12928
阅读
【时序约束学习笔记1】Vivado入门与提高--第12讲 时序分析中的基本概念和术语
时序分析中的基本概念和术语 Basic concept and Terminology of Timing Analysis 最近正在学习Vivado时序约束这块的东西，上周六Xilinx的官方培训老师讲了一天，听的是云里雾...
0
推荐 3970
阅读
推荐 3970
阅读
【原创】从零开始学习FPGA-----包文的概念
【原创】从零开始学习FPGA-----包文的概念一、包文的应用1、FPGA最大的应用领域是通信。2、以太网领域通常将数据封装成包文格式3、处理的基本单元，每个包文之间互不相关二、以太网包文的简单格式包文是以字节为单位传输的，一个时钟一个字节三、包文的接口信号意义以及
3
推荐 3327
阅读
推荐 3327
阅读
FPGA--基于模型的设计三两点
最近在搜索FPGA的资料时，无意发现了AET的韩彬关于的著作，连续看了好几页书中的序言，很受启发，特别是还有特权同学亲自做的序，更令我惊喜，还顺便发现了AET这个学术性那么优越的网站，里面的资料真的很丰富。断断续续地学习了F...
0
推荐 2973
阅读
推荐 2973
阅读
【原创】从零开始学FPGA系列练习一--------------------计数器设计
啦啦啦，我又开始写博客了，希望这次能一直坚持下去，养成总结的好习惯1. 脉冲 功能描述： 当收到en=1时，dout产生一个宽度为10的高电平脉冲。 信号列表：信号名I\O位宽clkI1enI1doutO1 波形图：从零...
0
推荐 2659
阅读
推荐 2659
阅读
【原创】从零开始学习FPGA-----------计数器练习2
练习10功能描述： 当收到en1=1时，间隔1个时钟周期后，dout产生一个宽度为1的高电平脉冲，并重 复3次；当收到en2=1时，间隔1个时钟周期后，dout产生一个宽度为4的高电平脉 冲，并重复4次。当收到en3=1时，间隔3个时钟周期...
0
推荐 6076
阅读
推荐 6076
阅读
【原创】Modelsim中do文件的写法和波形颜色的设置方式
一.DO文件的简介和工作方式 DO文件是一次执行多条命令的脚本。这个脚本可以像带有相关参数的一系列ModelSim命令一样简单，或者是带有变量，执行条件等等的Tcl程序。可在GUI里或系统命令提示符后执行Do文件。首先，我们如何建立DO...
0
推荐 2987
阅读
推荐 2987
阅读
【原创】从零开始学习FPGA-----计数器通用模板总结
千呼万唤始出来，经过这几天计数器设计的练习，总结出了计数器设计的一般通用模板分享给大家。计数器设计原则：下面通过一个小练习来应用计数器设计模板来设计一个计数器。练习1 功能描述： 当收到en=1时，dout产生一个宽度为10的高...
2
推荐 6512
阅读
推荐 6512
阅读
【原创】使用Open live writer在Chinaaet发博文软件安装及使用详解
Chinaaet使用Openlivewriter发博文配置刚刚在Chinaaet上看到了两篇关于如何使用软件发博客的文章，CB的ChinaaetWindowsLiveWriter终极配置及使用，写的已经很详细了，还有一篇某博主写的Chinaaet使用Openlivewriter发博文配置，他只写了个开头，如何下载软件，然后就没
0
推荐 3618
阅读
推荐 3618
阅读
【原创】波形对比的方法
1）波形对比的作用波形对比是一种学习自检方法，这种方法要有标准答案代码为前提。大家在学习FPGA时，一定要动手自己写代码，而不是把买开发板上的“例程”马马虎虎看会了。如果有一份标准的代码，我们自己写了一份代码，怎么知道自己的设计是否正确呢？这时就可以运用
0
推荐 2432
阅读
推荐 2432
阅读
【原创】从零开始学习FPGA-----计数器练习之取值
功能描述：复位后，din_vld不定时等于1，每隔10个din_vld=1中，取第8个din_vld=1所对应的din值，赋给dout，其他时候dout保持不变。信号列表：信号名I\O位宽clkI1din_vldI1dinI3doutO3波形图：代码展示如下：Modelsim仿真代码如下：仿真波形与题目要求一致，说明设计符合
1
推荐 3194
阅读
推荐 3194
阅读
【原创】从零开始学习FPGA-----复杂计数器练习
【原创】从零开始学习FPGA-----复杂计数器练习1.复杂计数器练习1)模块时钟是100M。dout的依次如下变化：a第一阶段时间是20us。此时如果din_vld出现超过50ns的高电平脉冲，则dout输出10ns的高电平；b第二阶段时间是40us。此时如果din_vld出现超过100ns的高电平脉冲，则do
