最新博文

0
推荐
21
阅读

例说FPGA连载96:基于HDMI的AV采集显示之Verilog代码解析

例说FPGA连载96:基于HDMI的AV采集显示之Verilog代码解析特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1c0nf6Qc 本实例分为4个层级,大大小小共计25个模...
0
推荐
23
阅读

加密芯片在游戏行业内的应用

版权保护、数据安全存储与传输,这是游戏机厂商最迫切的需求。对于版权保护的实现,推荐算法移植方案、配合参数移植和对比认证,安全强度已是行业内最高级别,在此不做敷述。本次主要讲解如何利用LKT 加密芯片实现数据安全存储与传输。LKT 加密芯片内...
0
推荐
87
阅读

智能汽车手机控制一键启动

移动管家手机一键启动智能控车系统,在有手机信号的任何地方,任意管控爱车
0
推荐
16
阅读

如何学习linux

C语言入门,C语言学习方法,初学者必看初学C语言的朋友应该首先了解C语言关键的核心概念(结构化、三个执行流程、优先级、指针、文件、共用体、函数、作用域、重载等 ),只有弄明白了这些才能在今后的学习中游刃有余的把握C语言的精髓。这几个概念就像...
0
推荐
12
阅读

学习有目标,如何学嵌入式ARM

第一阶段是无操作系统的嵌入算法阶段,是以单芯片为核心的可编程控制器形式的系统,同时具有与监测、伺服、指示设备相配合的功能。这种系统大部分应用于一些专业性极强的工业控制系统中,一般没有操作系统的支持,通过汇编语言编程对系统进行直接控制,运行结...
0
推荐
153
阅读

例说FPGA连载95:基于HDMI的AV采集显示之功能概述

例说FPGA连载95:基于HDMI的AV采集显示之功能概述特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1c0nf6Qc 本实例系统功能框图如图19.1所示。以NIOS II处...
0
推荐
40
阅读

例说FPGA连载94:多分辨率HDMI显示驱动设计之板级调试

例说FPGA连载94:多分辨率HDMI显示驱动设计之板级调试特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1c0nf6Qc ① 参考装配说明完成装配,给VIP核心板上电。② 下载例程所在的“…\...
0
推荐
41
阅读

如何在S32DS里面如何输出每个.C文件编译后所占FLASH和内存的大小?

1、先在设置里面勾选Print Size。参考下面截图中的四步。2、保存之后重新进入,找到红框3,在里面输入生成.o的文件夹。3、保存之后回到原工程点击编译,就可以看到生成了每个.o文件的大小。
0
推荐
35
阅读

很多时候需要挤一挤,一块PCB板上如何安置RF电路和数字电路

很多时候需要挤一挤,一块PCB板上如何安置RF电路和数字电路单片射频器件大大方便了一定范围内无线通信领域的应用,采用合适的微控制器和天线并结合此收发器件即可构成完整的无线通信链路。它们可以集成在一块很小的电路板上,应用于无线数字音频、数字视...
0
推荐
42
阅读

数字电路遇上初实践,这些神总结不得不看

数字电路遇上初实践,这些神总结不得不看什么是同步逻辑和异步逻辑,同步电路和异步电路的区别是什么?同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。电路设计可分类为同步电路和异步电路设计。同步电路利用时钟脉冲使其子系...
0
推荐
69
阅读

例说FPGA连载93:多分辨率HDMI显示驱动设计之iic_protocol.v模块代码解析

例说FPGA连载93:多分辨率HDMI显示驱动设计之iic_protocol.v模块代码解析特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1c0nf6Qc该模块实现IIC总线读写底层逻辑。该模块...
0
推荐
59
阅读

例说FPGA连载92:多分辨率HDMI显示驱动设计之iic_avl_driver.v模块代码解析

例说FPGA连载92:多分辨率HDMI显示驱动设计之iic_avl_driver.v模块代码解析特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1c0nf6Qc 该模块实现Ava...
0
推荐
46
阅读

BCD译码的实现_移位加3算法

BCD译码是指将二进制数,转换成BCD格式。如当cnt_s值为10时,也就是8’b00001010,转换成个位值为4’b0000,十位值为4’b0001。这个转换过程就是BCD译码。此处介绍二进制转BCD码的硬件实现,采用左移加3的算法,具...
0
推荐
55
阅读

DDS信号发生器的实现

一、功能描述本工程实现DDS直接数字式频率合成器,利用正弦波相位线性增加的特点,产生正弦波和余弦波。本工程主要由3部分组成:相位累加器,相位幅度转换,数模转换器DAC(FPGA外部实现)。其中,相位累加器的高10比特用于ROM的索引地址。二...
0
推荐
71
阅读

串行结构的FIR滤波器设计

一、功能描述FIR滤波器,即有限脉冲响应滤波器,顾名思义,是指单位脉冲响应的长度是有限的滤波器。而根据FIR滤波器的结构形式,分为直接型、级联型、频率取样型和快速卷积型。其中直接型又可以采用串行结构、并行结构、分布式结构。本案例实现了具有线...