最新博文

1
推荐
138
阅读

4.2、静态时序分析中典型路径与时序优化技术介绍

静态时序相关博文连载目录篇:http://blog.chinaaet.com/justlxy/p/5100052092
1
推荐
603
阅读

4.1、静态时序分析的基本概念和目的

多初学者学习FPGA基本上都是沿用单片机或者ARM的C语言开发思想,编写好HDL程序,直接综合、MAP、PAR然后产生下载文件,直接下载到开发板上调试。有些人可能会进行一些功能仿真或者使用嵌入式逻辑分析仪来简单的分析一下时序。当设计规模较小,系统运行频率较低的时候,这样的开发过程可能不会带来什么问题,但是当设计规模稍微大一点,频率稍微高一点呢?可能就会出现各种意想不到的问题……
0
推荐
453
阅读

发布点东西吊吊大家的胃口

马上要开学了。开学不但是学生痛苦,老师更痛苦。因为老师是不能逃课的……才当老师那一两年还经常打打游戏啥的,后来基本上就不打了。为啥啊,因为不能逃课容易坑队友啊!
0
推荐
644
阅读

FPGA静态时序分析系列博文(目录篇)

静态时序分析是FPGA设计中非常重要的一个过程,也是很多FPGA初学者难以理解的地方。写这篇博文的主要目的是,对我最近的所学、所思做一个简要的总结;同时和大家分享一下我的一些想法,博文中可能存在一些
0
推荐
161
阅读

FPGA时序技巧

FPGA写代码写久了需要点技巧。程序健壮性,稳定性很需要考虑。 比如说一个例子,把一个RAM的数据写入另外一个RAM中。 新手肯定是读一个写一个。关键问题是,RAM的厂家的IP读数据过程是会有一个时钟或者2个时钟延时问题。所以...
0
推荐
114
阅读

至芯昭哥带你学FPGA之FPGA_100天之旅_基于ROM的任意波形发生器

至芯昭哥带你学FPGA之FPGA_100天之旅_基于ROM的任意波形发生器
1
推荐
411
阅读

聊一聊FPGA中除法器的设计(VerilogHDL篇)

其实除法器并不是什么新鲜玩意了,网上关于除法器的博文也多了去了,也有好几种设计方法。有的挺实用,有的应用范围很有限,很难应用于大规模的程序设计中。今天要介绍的也表示什么高级算法,网上之前也有很多人讨论过了,不过基本上都是抄来抄去,有的里面甚至还存在错误,有的只是跑了遍功能仿真,提供的程序也存在较多的错误或者不合理的地方。其实,我也没干什么事,只是把前人的结果总结整理了一遍,把相关的程序规范了一下,
0
推荐
397
阅读

又被盗版……

查资料最悲催的是什么?查来查去发现有用的东西都是自己以前写的。比查到自己以前写的东西的
0
推荐
84
阅读

至芯昭哥带你学FPGA之FPGA_100天之旅_锁相环

FPGA_100天之旅_锁相环.pdf
0
推荐
88
阅读

至芯昭哥带你学FPGA之FPGA_100天之旅_任意分频器

至芯昭哥带你学FPGA之FPGA_100天之旅_任意分频器
0
推荐
78
阅读

至芯昭哥带你学FPGA之FPGA_100天之旅_边沿检测

至芯昭哥带你学FPGA之FPGA_100天之旅_边沿检测
0
推荐
110
阅读

高级FPGA设计——第五章:复位电路

0
推荐
148
阅读

高级FPGA设计——第四章:跨时钟域问题

1
推荐
855
阅读

利用TCL脚本(do文件)管理仿真流程简明教程(一)ActiveHDL RTL仿真篇

如本篇博文的标题所示,今天要聊的是高级一点的内容:利用TCL脚本(do文件)管理ActiveHDL RTL仿真流程。标题中的(一)表示,后续可能还会继续发布关于ActiveHDL 另外两种仿真流程的TCL脚本控制方法以及Modelsim软件的相关内容。
0
推荐
100
阅读

至芯昭哥带你学FPGA之FPGA_100天之旅_按键消抖

至芯昭哥带你学FPGA之FPGA_100天之旅_按键消抖