最新博文

0
推荐
369
阅读

《微机原理》的课程改革与电子类专业的转型求生之二——何为CE?

前几天不断有一些大三已经结束准备升大四的同学过来找我,原本以为他们是想找我聊聊保送研究生的事呢。毕竟现在终于正式升了副教授了,有正式的招生资格了(虽然已经指导了多届研究生,大多数都有不错的前途,之前也有所介绍)。结果这些同学却都是来找我咨询...
1
推荐
126
阅读

cyclone V GT设计要点

CYCLONE V是2012一批产品了。我当时记得只用了普通逻辑设计。没有带收发器的功能设计。现在带了收发器,所以有必要总结下设计要点。 1. cycloneV的 内核电压是1.1v,收发器也是1.1v,这个需要主要有个上电时序要求。...
1
推荐
519
阅读

UDIMM、RDIMM、SODIMM以及LRDIMM的区别

DIMM(Dual Inline Memory Module,双列直插内存模块)与SIMM(single in-line memory module,单边接触内存模组)相当类似,不同的只是DIMM的金手指两端不像SIMM那样是互通的,它们各自独立传输信号,因此可以满足更多数据信号的传送需要。同样采用DIMM,SDRAM的接口与DDR内存的接口也略有不同,SDRAM DIMM为168Pin DIMM
0
推荐
85
阅读

至芯昭哥教你学,FPGA_100天之旅_2选一数据选择器

FPGA_100天之旅_2选一数据选择器.pdf
1
推荐
349
阅读

DDR3 Fly-by Routing of clk, command and ctrl

随着数字存储设备数据传输速率越来越快,拓扑结构对于信号质量的影响越来越大,对于DDR3数据传输速率已经达到1600Mbps以上,设计采用fly-by拓扑结构,但是在使用的过程中我们需要注意一些问题,否则会带来严重的信号完整性和时序问题,导致设计跑不到想要的高速率。
0
推荐
92
阅读

EDK之路(8)——SDK及chipscope的使用

工程目的本文章继续EDK之路(7)的工程,在EDK之路(7)中,已经把硬件平台搭建好了。现在要做的就是在SDK中建立一个C工程,来配置需要配置的端口。并最后下板,用chipscope检测结果。SDK操作补充说明sdk的一般流程在之前的文章中...
0
推荐
76
阅读

EDK之路(7)——创建用户IP的补充说明及chipscope的添加

0
推荐
111
阅读

FFT至简设计法实现法_FFT算法_蝶形运算_fpga

DIT-FFT至简设计实现法1、 DIT-FFT算法的基本原理有限长序列的N点DFT定义为:,式中。DFT在实际应用中很重要,但是如果直接按DFT变换进行计算,当序列长度N很大时,计算量会非常大,所需时间也很长,因此常用的是DFT的一种...
1
推荐
376
阅读

DDR扫盲——DDR3基础知识

Burst Length为固定的BC4和BL8,它们在“on the fly”能够和读命令或者写命令通过A12/BC引脚进行选择。
2
推荐
205
阅读

DDR扫盲——DDR与DDR2、DDR3的区别

DDR2与DDR的区别 1、速率与预取量 DDR2的实际工作频率是DDR的两倍,DDR2内存拥有两倍于标准DDR内存的4bit预期能力。 2、封装与电压 DDR封装为TSOPII,DDR2封装为FBGA;DDR的标准电压为2.5V,DDR2...
1
推荐
147
阅读

DDR扫盲——DDR的特性分析

存储原理存储原理示意图:行选与列选信号将使存储电容与外界间的传输电路导通,从而可进行放电(读取)与充电(写入)。另外,图中刷新放大器的设计并不固定,目前这一功能被并入读出放大器(Sense Amplifier ,简称S-AMP);
1
推荐
380
阅读

DDR扫盲——DDR中的名词解析

RAS: Row Address Strobe,行地址选通脉冲;CAS: Column Address Strobe,列地址选通脉冲;tRCD: RAS to CAS Delay,RAS至CAS延迟;CL: CAS ...
1
推荐
595
阅读

DDR扫盲——DDR的发展简史

DDR的种类:DDR SDRAM:Double Data Rate Synchronous Dynamic Random Access Memory,双倍数据率同步动态随机存取存储器; DDR2 SDRAM:Double-Data-...
0
推荐
231
阅读

【转】简述单口RAM、伪双口RAM、双口RAM与FIFO的区别

单口RAM与双口RAM的区别在于,单口RAM只有一套地址总线和数据总线,因此读写不能同时进行。而双口RAM有两套地址总线和数据总线,读写可以同时进行。FIFO读写可以同时进行,可以看做双口。双口RAM分为伪双口RAM(Xilinx称为Sim...
2
推荐
307
阅读

Lattice ECP3中的Programmable Slew Rate介绍

首先介绍一下什么是Slew Rate。Slew Rate即为压摆率,可以理解为1微秒或者1纳秒等时间里电压升高的幅度,单位可以为V/s,mV/ns,mV/ps和μV/ps等。 在Lattice ECP3系列的FPGA中,Slew Rate可以配置为两种模式(速度等级):SLOW(默认值)或者FAST。(印象中,Altera 的Cyclone系列好像有四个速度等级)