最新博文

0
推荐
307
阅读

勇敢的芯伴你玩转Altera FPGA连载39:Verilog代码风格之提升系统性能的代码风格

勇敢的芯伴你玩转Altera FPGA连载39:Verilog代码风格之提升系统性能的代码风格特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1i5LMUUD 下面要列举的代码示例是...
1
推荐
422
阅读

一个关于Diamond中的Reveal如何选用参考时钟的问题

最近在调试DDR3的时候遇到一个奇怪的问题,经过一段时间的排查定位,最后发现是Reveal引起的,下面来简单地总结一下。
0
推荐
225
阅读

勇敢的芯伴你玩转Altera FPGA连载38::Verilog代码风格之双向管脚的控制代码

勇敢的芯伴你玩转Altera FPGA连载38::Verilog代码风格之双向管脚的控制代码特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1i5LMUUD 对于单向的管脚,输入信号或者输出信号,...
0
推荐
227
阅读

勇敢的芯伴你玩转Altera FPGA连载37:Verilog代码风格之同步以及时钟的设计原则

勇敢的芯伴你玩转Altera FPGA连载37:Verilog代码风格之同步以及时钟的设计原则特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1i5LMUUD 有了前面的铺垫,大家应该明白了寄存器...
0
推荐
1542
阅读

【转】SerDes扫盲

FPGA发展到今天,SerDes(Serializer-Deserializer)基本上是标配了。从PCI到PCI Express, 从ATA到SATA,从并行ADC接口到JESD204, 从RIO到Serial RIO,…等等,都是在借助SerDes来提高性能。SerDes是非常复杂的数模混合设计,用户手册的内容只是描述了森林里面的一棵小树,并不能够解释SerDes是怎么工作的。SerDes怎么
0
推荐
203
阅读

勇敢的芯伴你玩转Altera FPGA连载36:Verilog代码风格之寄存器电路的设计方式

勇敢的芯伴你玩转Altera FPGA连载36:Verilog代码风格之寄存器电路的设计方式特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1i5LMUUD 上一章节中也已经基本...
0
推荐
267
阅读

特权同学FPGA微信学习专栏

https://wxbc2d59cfc5ce7bb7.h5.xiaoe-tech.com/content_page/eyJ0eXBlIjozLCJyZXNvdXJjZV90eXBlIjoiIiwicmVzb3VyY2VfaWQiOiIiLC...
0
推荐
248
阅读

勇敢的芯伴你玩转Altera FPGA连载35:Verilog代码风格概述

勇敢的芯伴你玩转Altera FPGA连载35:Verilog代码风格概述特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1i5LMUUD 所谓的设计习惯和代码风格,主要是指工...
3
推荐
719
阅读

EVDK DDR3 Demo调试笔记(关于VREF的问题)

昨天在调试Lattice EVDK开发板上的DDR3 Demo时,遇到一个莫名其妙的问题,今天来总结一下,并与大家分享。一、问题描述在Demo的顶层文件ddr3_test_top.v中有如下几句话: input test1;outpu...
0
推荐
248
阅读

勇敢的芯伴你玩转Altera FPGA连载34:Verilog代码书写规范

勇敢的芯伴你玩转Altera FPGA连载34:Verilog代码书写规范特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1i5LMUUD 虽然没有“国际标准”级别的Verilo...
0
推荐
1671
阅读

FPGA集成 techbench 仿真测试

“集成仿真”是我从软件的“集成测试”那里借取的概念,也可以叫“集成自动化测试”,对应与FPGA开发就是“集成自动化仿真”。
0
推荐
392
阅读

基于FPGA vivado 17.2 Basys3 示波器实验设计

基于FPGA vivado 17.2 Basys3 示波器实验设计
0
推荐
278
阅读

算法的verilog实现-FIR滤波器的设计实现

上周星期天(12月17日)全网公开课《算法的verilog实现-FIR滤波器的设计实现》(ps:培训班大部分是学习设计技巧,如给定功能,如何进行设计等。这才是FPGA工程师的核心能力!!QQ:8546,18250) http://www.m...
0
推荐
328
阅读

altera双备份升级要点

这个问题一直困我许久,为啥用两个sof转换成jic文件,升级其中一个不成功。 后来有一次从合成的rpd文件中得知。第二个rpd的文件比单个rpd的文件要缺少的32个字节,也就是把前面的fffff -- 6aaa 这段数据删除...
0
推荐
344
阅读

基于 FPGA vivado 2017.2 的74系列IP封装实验指导

基于 FPGA vivado 2017.2 的74系列IP封装