最新博文

1
推荐
213
阅读

关于CORDIC算法中的K值的补充说明

前几天写了一篇关于CORDIC算法的文章,可能关于K值并没有说的特别清楚,今天刚好遇到有人问我这个问题。正好借此机会来详细说明一下。首先,之前的文章是:http://blog.chinaaet.com/justlxy/p/510005227...
0
推荐
146
阅读

勇敢的芯伴你玩转Altera FPGA连载3: FPGA、ARM和DSP

勇敢的芯伴你玩转Altera FPGA连载3: FPGA、ARM和DSP特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1i5LMUUD FPGA、ARM和DSP与ASIC相比,FPGA、ARM和...
0
推荐
353
阅读

聊一聊CORDIC原理与Lattice相关IP使用说明

CORDIC算法最初设计用于使用硬件逻辑解决向量旋转计算的问题。其基本思想是使用迭代的方法,将原本的浮点乘法和三角计算转换为简单的减法、加法、移位和查表等操作,从而大大地提高计算效率。随着FPGA技术的发展,CORDIC算法被越来越多地被应用于FPGA上,来解决一些图像处理,数值计算等领域的问题。
0
推荐
161
阅读

勇敢的芯伴你玩转Altera FPGA连载2: FPGA、ASIC和ASSP

勇敢的芯伴你玩转Altera FPGA连载2: FPGA、ASIC和ASSP特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1i5LMUUD FPGA、ASIC和ASSP抛开FPGA不提,大家一定...
0
推荐
365
阅读

FPGA中有符号数和无符号数的加法运算

FPGA中有符号数和无符号数的加法运算首先定义一个B比特的二进制数:x=a_(B-1) a_(B-2)…a_1 a_0 (1)verilog HDL表示正数就按一般的规则即可,这里主要讲如何表示负数? 无符号数将(1)转换成十进制为:D=∑...
0
推荐
223
阅读

勇敢的芯伴你玩转Altera FPGA连载1:FPGA是什么

勇敢的芯伴你玩转Altera FPGA连载1:FPGA是什么特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1i5LMUUD FPGA是什么简单来说,FPGA就是“可反复编程的逻辑器件”。如图1....
0
推荐
134
阅读

把CSDN的博客搬到这里来!

把之前在CSDN上的博客搬到这里来!http://blog.csdn.net/tutu1583?viewmode=contents
0
推荐
378
阅读

Lattice FPGA中的Ripple Mode之——关于加法器实现的讨论

为什么写这篇博文呢?因为鄙人无意中发现了一个有趣的问题,所以和大家分享一下。其实加法器是很简单的东西,大部分人可能并不注意其在FPGA的具体实现方式。一般情况下,对于简单的加法运算(如三个4bits的数相加),大部分人都是在HDL中直接使用...
0
推荐
109
阅读

量化压缩与量化补偿

学习博客:http://lhtao31.blog.163.com/blog/static/2972647020103814044158/  最近在学习调试摄像头,配置OV7670摄像头采集到的数据是RGB565,移植别人的代码,从ZYNQ移...
1
推荐
233
阅读

Vivado外部时钟输入问题

在使用basys3进行摄像头配置的时候出现了如下问题,最后经上网查阅资料最后得以解决,出现这个问题的原因是,遇到上面的问题是因为我们将外部输入的一个时钟管脚 OV7670_PCLK(摄像头输出给FPGA的像素时钟)分配到了一个普通的...
0
推荐
410
阅读

4.13、静态时序分析之——关于PAR_ADJ的补充说明

前面的文章中,有提到过(http://blog.chinaaet.com/justlxy/p/5100052121): 一般情况下,使用实际需求的FREQUENCY/PERIOD值作为约束条件是一个很好的习惯和选择。但是也有的场合,需要将约束设置得高一点,以测试当前的设计的最高性能等参数。此时,设计者在设置时钟约束的时候,可以使用PAR_ADJ选项,以避免过约束带来的问题。
0
推荐
518
阅读

在Lattice当实习生是一种怎样的体验

首先,介绍一下我的个人背景。本科毕业于江苏省某普通一本院校,期间因为参加过一些竞赛,也获得一些奖项,然后被保送到上海某211高校继续攻读硕士研究生。对于FPGA,说会也不算是会,说不会吧,也了解那么一些东西。之前接触的基本都是Altera的...
0
推荐
191
阅读

状态机效率

很多人写fpga代码都会用到状态机,尤其是读取FIFO的数据更是需要状态机的过程分析。 关键问题一个读取数据效率问题,这个涉及到FIFO的后端读取或者前端写入效率问题。 经常看到很多FIFO的读取或者写...
0
推荐
271
阅读

4.12、静态时序分析工具介绍(Lattice Timing Analysis View篇)

今天,来聊一聊本次连载博文的最后一个内容(至少暂时是最后一篇)——Lattice的静态时序分析工具介绍,Lattice Timing Analysis View。其实Timing Analysis View也不是什么高级的玩意,基本上就是把PAR TRACE的Report搞成了一个GUI的形式,同时新增了一些横friendly的功能。个人而言,还是非常喜欢这个分析工具的,主要有如下几个方面:
0
推荐
460
阅读

4.11、静态时序分析的基本流程(Lattice Diamond篇)

如题,这篇博文来简单地聊一聊使用Lattice的IDE Diamond进行静态时序分析的一般步骤。